CN209374441U - 引线框架及封装组件 - Google Patents

引线框架及封装组件 Download PDF

Info

Publication number
CN209374441U
CN209374441U CN201821884730.2U CN201821884730U CN209374441U CN 209374441 U CN209374441 U CN 209374441U CN 201821884730 U CN201821884730 U CN 201821884730U CN 209374441 U CN209374441 U CN 209374441U
Authority
CN
China
Prior art keywords
heat dissipation
bonding pad
frame
dissipation bonding
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821884730.2U
Other languages
English (en)
Inventor
陈世杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201821884730.2U priority Critical patent/CN209374441U/zh
Priority to CN201920986598.4U priority patent/CN210296357U/zh
Application granted granted Critical
Publication of CN209374441U publication Critical patent/CN209374441U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供的引线框架，封装组件以及PCB板，通过将现有技术的大尺寸框架散热焊盘分割成多个小尺寸的框架散热焊盘，且多个小尺寸的框架散热焊盘的总面积小于大尺寸框架散热焊盘的面积，当完成表面贴装技术后，在保证封装散热能力的前提下，减小了工作环境温度对框架散热焊盘上的Bump造成的应力影响。更进一步地，通过将PCB板的过孔设计在未容纳外部封装组件的区域，在完成表面贴装技术后可以有效的避免焊锡通过所述过孔从PCB板的上表面流到下表面，影响焊接的质量。

Description

引线框架及封装组件
技术领域
本实用新型涉及芯片封装技术领域，更具体地，涉及一种引线框架，封装组件以及PCB板。
背景技术
倒装芯片(FC,Flip-Chip)的功率芯片一般都会有比较大的热损耗(2-5W)，为了有效的散热，通常需要在封装底部添加热焊盘(thermal pad or exposed pad)。通常根据封装尺寸和芯片凸块(Bump)布局，所述热焊盘的尺寸大小各不相同，为了能有效地将热量从芯片传导到PCB(印刷电路板)板上，PCB板底部必须设计与之相对应的散热焊盘以及散热过孔，散热焊盘提供可靠的焊接面积，过孔提供有效散热途径。现有技术的封装热焊盘面积与PCB热焊盘面积相同，将两者完全贴合在一起为封装元件提供散热，并在所述PCB热焊盘上形成过孔以提供散热通道。
具体地，图1a为现有技术FC封装组件和PCB板的横截图，图1b为封装组件的框架散热焊盘的布局，图1c为FC封装组件贴装于PCB后，PCB上板散热焊盘的布局。如图1a和1b所示，芯片107的有源面通过导电凸块106电连接至引线框架105的第一表面，封装料108覆盖所述芯片107，导电凸块106和引线框架105，所述引线框架105的第二表面上设置有散热焊盘104，所述引线框架 105的第一表面与第二表面相对，且距所述芯片107的距离更近；PCB板101的第一表面设置有与框架散热焊盘104面积相同的散热焊盘103，且设置有从所述PCB板的第一表面延伸至第二表面的过孔102，如图1c所示，当封装组件贴装于PCB版后，所述框架散热焊盘104和所述PCB散热焊盘103的完全重合。
这样的设计会芯片在完成SMT(表面组装技术,Surface Mount Technology)之后，工作环境温度变化会对热焊盘上的Bump造成较大的应力，导致芯片失效，或由于SMT工艺控制不良，容易让焊锡通过过孔从PCB板第一表面流到第二表面，影响焊接质量。
实用新型内容
有鉴于此，本实用新型提供一种引线框架，封装组件以及PCB板，在保证封装散热能力的前提下，减小温度变化对框架散热焊盘上Bump的应力，提高封装可靠性。
根据本实用新型的第一方面，提供一种具有散热焊盘的引线框架，所述引线框架具有承载芯片的承载盘，所述承载盘具有相对的第一表面和第二表面，当所述芯片安装在所述承载盘上时，所述第一表面相对所述第二表面更靠近所述芯片，其中，所述第二表面上设置有彼此空间隔离的多个框架散热焊盘。
优选地，所述的引线框架还包括位于所述承载盘周围的多个引脚。
优选地，所述引线框架的所述承载盘的第二表面包括凹陷部分和相互分离凸起部分，其中，所述框架散热焊盘位于所述凸起部分上。
优选地，所述框架散热焊盘的个数为n，所述n大于等于2且为偶数。
优选地，所述框架散热焊盘的排布关于所述框架第二表面的垂直对称轴对称。
优选地，所述框架散热焊盘的排布关于所述框架第二表面的水平对称轴对称。
优选地，所述框架散热焊盘的排布关于所述框架第二表面的中心呈中心对称结构。
优选地，所述多个框架散热焊盘中的每一个都为长方形。
根据本实用新型的第二方面，提供一种封装组件，包括任意一项上述所述的引线框架。
优选地，所述的封装组件还包括，芯片；导电凸块，用于将芯片有源面电连接至所述引线框架的第一表面上；封装体，用于包封所述芯片，所述导电凸块和所述引线框架，并将所述框架散热焊盘裸露在外。
根据本实用新型的第三方面，提供一种具有散热焊盘的PCB板，其中，所述PCB板的表面具有多个第一区域和与各个所述第一区域不交叠的第二区域，且所述PCB板上设置有多个过孔，至少部分所述过孔位于所述第二区域中；当外部组件被安装到所述PCB板上时，所述多个第一区域彼此空间隔离，且分别用于容纳所述外部组件上的多个空间隔离的散热焊盘，所述第二区域上不容纳外部组件的散热焊盘，
优选地，所述外部组件为包括引线框架的封装组件，其中，所述引线框架具有承载芯片的承载盘，所述承载盘具有相对的第一表面和第二表面，当所述芯片安装在所述承载盘上时，所述第一表面相对所述第二表面更靠近所述芯片，所述第二表面上设置有彼此空间隔离的多个框架散热焊盘。
优选地，所述PCB板具有一个印刷板散热焊盘，所述印刷板散热焊盘包括所述多个第一区域和第二区域。
优选地，所述多个第一区域关于第一点中心对称，所述第二区域关于所述第一点中心对称，所述印刷板散热焊盘关于所述第一点中心对称，所述多个第一区域位于所述第二区域周围。
优选地，所述第一点为所述PCB板的中心点。
优选地，所述印刷板散热焊盘为长方形。
优选地，所述框架散热焊盘包括相互分离的4部分，其中，所述框架散热焊盘相互分离的4部分分别贴装于所述印刷板散热焊盘的四个边角处。
优选地，所述过孔的形状为圆形。
由上可见，根据本实用新型提供的引线框架，封装组件以及PCB板，通过将现有技术的大尺寸框架散热焊盘分割成多个小尺寸的框架散热焊盘，且多个小尺寸的框架散热焊盘的总面积小于大尺寸框架散热焊盘的面积，当完成表面贴装技术后，在保证封装散热能力的前提下，减小了工作环境温度对框架散热焊盘上的Bump造成的应力影响。更进一步地，通过将PCB板的过孔设计在未容纳外部封装组件的区域，在完成表面贴装技术后可以有效的避免焊锡通过所述过孔从PCB板的上表面流到下表面，影响焊接的质量。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a为现有技术的FC封装组件和相应的PCB板的横截图；
图1b为现有技术封装组件的框架散热焊盘的布局；
图1c为现有技术封装组件贴装于PCB板后，PCB板上散热焊盘的布局；
图2a为依据本实用新型实施例的封装组件和PCB板的横截图；
图2b为依据本实用新型实施例的框架散热焊盘的布局；
图2c为依据本实用新型实施例的封装组件贴装于PCB板后，PCB板上散热焊盘的布局。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发。明的许多特定的细节，例如每个模块或流程，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。
图2a为依据本实用新型实施例的封装组件和PCB板的横截图，所述封装组件211包括芯片207，导电凸块206，引线框架和塑封体208，所述芯片207的有源面通过所述导电凸块206电连接至所述引线框架，所述塑封体包封所述芯片207，所述导电凸块206和所述引线框架。具体地，所述引线框架包括承载芯片的承载盘2052和位于所述承载盘周围的多个引脚2051，所述承载盘2052具有相对的第一表面和第二表面，当所述芯片207安装在所述承载盘2052上时，所述第一表面相对所述第二表面更靠近所述芯片207；其中，所述承载盘2052 第二表面上设置有彼此空间隔离的多个框架散热焊盘204，所述承载盘2052的第二表面包括凹陷部分和相互分离的凸起部分，具体地，所述框架散热焊盘204 位于所述凸起部分上。另外，所述多个引脚2051的第二表面也设置有多个引脚焊盘209。
所述PCB板201的上表面设置有散热焊盘203，以及从所述PCB板的上表面延伸至下表面的过孔202，其中，所述PCB板的上表面与下表面相对设置。
图2b为依据本实用新型实施例的框架散热焊盘的布局，其中，所述框架散热焊盘204的个数为n，所述n大于等于2且为偶数；所述框架散热焊盘204的排布关于所述框架第二表面的垂直对称轴对称；所述框架散热焊盘204的排布关于所述框架第二表面的水平对称轴对称；所述框架散热焊盘204的排布关于所述框架第二表面的中心呈中心对称结构。具体地，在本实施例中，所述框架散热焊盘204的个数为4，分别位于所述引线框架承载盘2052的四个边角处，所述框架散热焊盘204的形状为长方形，当然，本领域的技术人员还可根据实际的封装性能要求选择框架散热焊盘的个数，面积，形状，以及排布。
图2c为依据本实用新型实施例的封装组件贴装于PCB板后，PCB板上散热焊盘的布局。具体地，所述PCB板的上表面具有多个第一区域214和与各个所述第一区域不交叠的第二区域213，当外部组件被安装到所述PCB板上时，所述多个第一区域214彼此空间隔离，且分别用于容纳所述外部组件上的多个空间隔离的散热焊盘，所述第二区域213上不容纳外部组件的散热焊盘。具体地，在本实施例中，所述外部组件为上述所述的封装组件。
所述PCB板上表面包括一个印刷板散热焊盘203，所述印刷板散热焊盘203 包括所述多个第一区域214和第二区域213，所述印刷板散热焊盘为长方形。其中，所述多个第一区域214关于第一点中心对称，所述第二区域213关于所述第一点中心对称，所述印刷板散热焊盘203关于所述第一点中心对称，所述多个第一区域214位于所述第二区域213的周围，所述第一点为所述PCB板的中心点。如图2c所示，当所述封装组件安装于所述PCB板上时，所述框架散热焊盘 204覆盖所述印刷板散热焊盘203的四个边角处，也即所述印刷板散热焊盘的多个第一区域214。在所述封装组件内部和PCB板将所述多个框架散热焊盘连接起来。
在本实施例中，为了与框架散热焊盘204的边缘完全重合，优选地，所述印刷板散热焊盘的形状为长方形，当然，本领域的技术人员也可根据框架散热焊盘的形状相应的调整印刷版散热焊盘的形状。
更进一步地，所述PCB板上设置有多个过孔202，至少部分所述过孔位202 于所述第二区域中，在本实施例中，优选地，所述多个过孔都均匀排布于所述第二区域213，即不容纳封装组件散热焊盘的区域，且所述过孔的形状为圆形。通过将所述多个过孔设置第二区域213，当完成SMT工艺时，因为只有所述第一区域214容纳所述封装组件211的框架散热焊盘204，所以只有这一区域有焊锡存在，就可以有效的避免焊锡通过所述过孔从PCB板的上表面流到下表面，影响焊接的质量。
本实用新型通过将一个大尺寸的框架散热焊盘分割成n个相互分离的小尺寸框架散热焊盘，且所述相互分离的小尺寸框架散热焊盘的总面积小于现有技术的大尺寸的框架散热焊盘的面积，与现有技术相比，在温度变化范围相同的情况下，本实用新型的封装组件的框架散热焊盘上的Bump的最大应力减小了，因为框架散热焊盘均匀的排布在引线框架承载盘的四周，当温度变化时，框架散热焊盘的弯矩相比原来减小，受热更易变形，故而框架散热焊盘上bump的应力也会减小，提高了封装结构的可靠性。
另外，封装的散热主要通过框架散热焊盘和印刷板散热焊盘，在本实用新型中，印刷板散热焊盘的面积保持不变，主要改变了框架散热焊盘的面积，所以本实用新型和现有技术的主要区别是框架散热焊盘的不同，所以需要比较框架散热焊盘本身的热阻和框架散热焊盘在PCB板上的传导热阻，以本实用新型实施例的封装组件和PCB板为例，框架散热焊盘本身的热阻公式为R0＝h/KA，其中，h为框架散热焊盘的厚度，一般框架的导热系数K为263.34W/mK，A为框架散热焊盘的面积，在此，选择h＝0.1mm，现有技术的框架散热焊盘的面积 A为1×1mm，当框架散热焊盘的面积减小至现有技术框架散热焊盘的面积(也即印刷板散热焊盘的面积，现有技术中框架散热焊盘和印刷板散热焊盘的面积相同)25％时，热阻R0增加0.775℃/W；
而框架散热焊盘在PCB板上的传导热阻R1，当L-L1>2H时， 当L-L1<2H时，传导距离为m＝(L-2L1)/2，同样可以用m替代H带入(1)中计算，其中L为PCB板散热焊盘的横截长度，L1为每个框架散热焊盘的横截长度，H为PCB板的铜箔厚度。一般情况下，PCB板的铜箔厚度在35-70μm，L-L1在设计中会留0.2-0.5mm，因此为L-L1>2H。这里仍以框架散热焊盘的面积A为1×1mm，框架散热焊盘的面积减小至现有技术框架散热焊盘的面积25％，铜箔厚度为70μm为例，此时框架散热焊盘经过PCB 的传导热阻增量0.55℃/W。因此不考虑焊接的影响，框架散热焊盘本身的热阻和框架散热焊盘在PCB板上的传导热阻总增量为：ΔR＝1.3℃/W，对QFN封装的封装热阻在15-25℃/W左右来讲，这个影响几乎可以忽略不计。所以本实用新型的封装组件可以在不降低封装散热能力的前提下，减小框架散热焊盘上bump的应力，提高封装的可靠性。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种引线框架，其特征在于，
所述引线框架具有承载芯片的承载盘，所述承载盘具有相对的第一表面和第二表面，当所述芯片安装在所述承载盘上时，所述第一表面相对所述第二表面更靠近所述芯片，
其中，所述第二表面上设置有彼此空间隔离的多个框架散热焊盘。
2.根据权利要求1所述的引线框架，其特征在于，还包括位于所述承载盘周围的多个引脚。
3.根据权利要求1所述的引线框架，其特征在于，所述引线框架的所述承载盘的第二表面包括凹陷部分和相互分离凸起部分，其中，所述框架散热焊盘位于所述凸起部分上。
4.根据权利要求3所述的引线框架，其特征在于，所述框架散热焊盘的个数为n，所述n大于等于2且为偶数。
5.根据权利要求4所述的引线框架，其特征在于，所述框架散热焊盘的排布关于所述框架第二表面的垂直对称轴对称。
6.根据权利要求4所述的引线框架，其特征在于，所述框架散热焊盘的排布关于所述框架第二表面的水平对称轴对称。
7.根据权利要求4所述的引线框架，其特征在于，所述框架散热焊盘的排布关于所述框架第二表面的中心呈中心对称结构。
8.根据权利要求1所述的引线框架，其特征在于，所述多个框架散热焊盘的每一个都为长方形。
9.一种封装组件，其特征在于，包括根据权利要求1-8中任意一项所述的引线框架。
10.根据权利要求9所述的封装组件，其特征在于，还包括，
芯片；
导电凸块，用于将芯片有源面电连接至所述引线框架的第一表面上；
封装体，用于包封所述芯片，所述导电凸块和所述引线框架，并将所述框架散热焊盘裸露在外。
CN201821884730.2U 2018-11-15 2018-11-15 引线框架及封装组件 Active CN209374441U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201821884730.2U CN209374441U (zh) 2018-11-15 2018-11-15 引线框架及封装组件
CN201920986598.4U CN210296357U (zh) 2018-11-15 2018-11-15 Pcb板和组合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821884730.2U CN209374441U (zh) 2018-11-15 2018-11-15 引线框架及封装组件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201920986598.4U Division CN210296357U (zh) 2018-11-15 2018-11-15 Pcb板和组合结构

Publications (1)

Publication Number Publication Date
CN209374441U true CN209374441U (zh) 2019-09-10

Family

ID=67836376

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821884730.2U Active CN209374441U (zh) 2018-11-15 2018-11-15 引线框架及封装组件
CN201920986598.4U Active CN210296357U (zh) 2018-11-15 2018-11-15 Pcb板和组合结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201920986598.4U Active CN210296357U (zh) 2018-11-15 2018-11-15 Pcb板和组合结构

Country Status (1)

Country Link
CN (2) CN209374441U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112272442A (zh) * 2020-09-16 2021-01-26 华为技术有限公司 一种散热引线结构及相关装置

Also Published As

Publication number Publication date
CN210296357U (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US5047837A (en) Semiconductor device with heat transfer cap
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
KR102005313B1 (ko) 반도체 장치
CN103456699B (zh) 集成电路封装结构及其封装方法
US6972479B2 (en) Package with stacked substrates
AU729475B2 (en) Integrated circuit device cooling structure
TW560019B (en) Enhanced die-down ball grid array and method for making the same
US7829995B2 (en) Semiconductor device and method of fabrication
US6775140B2 (en) Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US20060249852A1 (en) Flip-chip semiconductor device
US20040051170A1 (en) Semiconductor device and method of manufacturing the same
JPH0846085A (ja) 半導体装置及びその製造方法
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
US10224262B2 (en) Flexible heat spreader lid
US20010003372A1 (en) Semiconductor package structure having universal lead frame and heat sink
KR20060121671A (ko) 전력 모듈 패키지 구조체
US20080291639A1 (en) Communication module package assembly
CN209374441U (zh) 引线框架及封装组件
US6643136B2 (en) Multi-chip package with embedded cooling element
JP2008085002A (ja) 半導体装置およびその製造方法
JP2009105209A (ja) 電子装置及びその製造方法
JP2007281201A (ja) 半導体装置
US7816773B2 (en) Package structure and manufacturing method thereof
WO2023176006A1 (ja) 半導体パッケージおよび高周波モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant