CN209216957U - 一种功率器件引线框架 - Google Patents

一种功率器件引线框架 Download PDF

Info

Publication number
CN209216957U
CN209216957U CN201822245136.5U CN201822245136U CN209216957U CN 209216957 U CN209216957 U CN 209216957U CN 201822245136 U CN201822245136 U CN 201822245136U CN 209216957 U CN209216957 U CN 209216957U
Authority
CN
China
Prior art keywords
protrusion
chip carrier
lead frame
soft soldering
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822245136.5U
Other languages
English (en)
Inventor
范玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayi Microelectronics Co Ltd
Original Assignee
Huayi Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayi Microelectronics Co Ltd filed Critical Huayi Microelectronics Co Ltd
Priority to CN201822245136.5U priority Critical patent/CN209216957U/zh
Application granted granted Critical
Publication of CN209216957U publication Critical patent/CN209216957U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供一种功率器件引线框架,包括至少一个连接组合起来的引线框单元,引线框单元包括相互连接的散热片和芯片载体,芯片载体远离散热片的一侧设置有引线脚,引线脚上设置有中筋;芯片载体上设置有成行排列的至少一个凸起,凸起上方设置有软焊料片,芯片载体通过软焊料片连接芯片。本实用新型在芯片载体上通过冲压或者蚀刻的方式形成凸起,然后将软焊料通过机械按压或者冲压的方式固定在芯片载体上凸起的位置处,这种框架相对于传统框架来说,操作简便,可有效的提高功率器件的上芯效率,防止空洞的发生,在制造成本不变的情况下,提高了产品的散热能力、粘附力、封装可靠性、防潮性能等,还可以提升生产效能。

Description

一种功率器件引线框架
技术领域
本实用新型涉及半导体封装技术领域,具体涉及一种功率器件引线框架。
背景技术
在功率器件的封装过程中,上芯工序是一道比较重要的环节。目前功率器件的封装上芯工序,是先将铜框架在加热轨道进行预加热处理,然后对预热后的铜框架进行点锡处理,点锡完成后对铜框架上的锡球进行整形以使高温融化后的液体锡平铺在铜框架上,最后将芯片放置在液体锡上并使芯片通过焊锡粘连在铜框架的载体上。
然而,上述的这种上芯方式中,对锡球进行整形时,铜框架上的液体锡有可能平铺不均匀,这样会产生空洞,使得封装后的产品热阻变差,有吸潮气受热后炸管的风险,而且铜框架上的液体锡也有可能厚度不均匀,上芯后会使芯片产生倾斜,使得封装后的产品可靠性变差。此外,点锡过程和锡球的整形过程操作较为复杂,也会使上芯工序的整体效率变低。
实用新型内容
本实用新型实施例提供一种功率器件引线框架,以解决现有技术的上芯工序中易使铜框架上的液体锡出现平铺不均匀或厚度不均匀的情况,从而使得封装后的产品存在热阻变差、可靠性变差等缺陷的问题。
本实用新型实施例提供一种功率器件引线框架,包括至少一个连接组合起来的引线框单元,所述引线框单元包括相互连接的散热片和芯片载体,所述芯片载体远离所述散热片的一侧设置有引线脚,所述引线脚上设置有中筋;
所述芯片载体上设置有成行排列的至少一个凸起,所述凸起上方设置有软焊料片,所述芯片载体通过所述软焊料片连接芯片。
作为本实用新型的优选方式,所述凸起的分布面积小于等于所述芯片载体的面积的80%,所述凸起的高度小于等于所述软焊料片的厚度的一半。
作为本实用新型的优选方式,所述凸起为圆台状结构。
作为本实用新型的优选方式,每行中相邻两个所述凸起之间的距离与所述凸起的下底面的直径相同;相邻两行的所述凸起之间的距离与所述凸起的下底面的直径相同。
作为本实用新型的优选方式,所述软焊料片的形状与所述芯片的形状一致,所述软焊料片的厚度为30~75um。
作为本实用新型的优选方式,所述软焊料片的面积小于等于所述芯片的面积的80%。
本实用新型实施例提供的功率器件引线框架,在传统功率器件引线框架结构的基础上,在芯片载体上通过冲压或者蚀刻的方式形成均匀排列的至少一个凸起,然后将软焊料片固定在芯片载体上的凸起上,从而芯片载体能够方便地通过该软焊料片连接芯片,可有效避免传统上芯工序中铜框架上的液体锡厚度不均匀导致的芯片焊接倾斜,能够有效提高产品的可靠性;同时,铜框架加热后会使形成的液体锡均匀分布在芯片载体上的凸起之间,可有效避免传统上芯工序中铜框架上的液体锡平铺不均匀导致的空洞,能够有效提高产品的热阻性能,其粘附力、可靠性和防潮性也得到了进一步提高,并且在成本不变的情况下,可有效提升产品的生产效能。
另外,由于在上芯工序中减少了点锡和锡球整形的过程,操作简便,这样可有效提高该上芯工序的整体效率。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种功率器件引线框架的主视结构示意图;
图2为本实用新型实施例提供的一种功率器件引线框架的侧视结构示意图;
图3为本实用新型实施例提供的一种功率器件引线框架中芯片载体与软焊料片的连接示意图;
图4为本实用新型实施例提供的一种功率器件引线框架中凸起在芯片载体上的设置示意图。
其中,1、引线框单元,2、散热片,3、芯片载体,4、引线脚,5、中筋,6、凸起,7、软焊料片。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
本实用新型实施例公开了一种功率器件引线框架,参照图1~图4所示,其包括至少一个连接组合起来的引线框单元1,引线框单元1包括相互连接的散热片2和芯片载体3,芯片载体3远离散热片1的一侧设置有引线脚4,引线脚4上设置有中筋5;芯片载体3上设置有成行排列的至少一个凸起6,凸起6上方设置有软焊料片7,芯片载体3通过软焊料片7连接芯片。
本实施例中,所述的功率器件引线框架由多个引线框单元通过连接组合起来。其中,引线框单元的芯片载体上通过冲压或者蚀刻的方式形成有多个凸起,多个凸起成行排列,从而使多个凸起均匀排列在芯片载体上。软焊料片通过机械按压或者冲压的方式固定在芯片载体上的凸起上,从而芯片载体能够通过该软焊料片连接芯片。
上芯工序中,铜框架被加热后,软焊料片经过高温熔化后由于芯片载体上多个凸起的阻碍,形成的液体锡仍可均匀分布在芯片载体上的凸起之间,可有效避免传统上芯工序中铜框架上的液体锡平铺不均匀导致的空洞,能够有效提高产品的热阻性能,同时也提高了软焊料片与铜框架之间的粘附力,增加了产品的可靠性和防潮性,并且在成本不变的情况下,有效提升产品的生产效能。
同时,软焊料片优选厚度均匀的软焊料片,可有效避免传统上芯工序中铜框架上的液体锡厚度不均匀导致的芯片焊接倾斜,能够有效提高产品的可靠性。
此外,本实施例中所述的功率器件引线框架中,芯片载体通过软焊料片来连接芯片,从而在上芯工序中减少了点锡和和锡球整形的过程,操作简便,可有效提高上芯工序的整体效率。
在上述实施例的基础上,凸起6的分布面积小于等于芯片载体3的面积的80%,凸起6的高度小于等于软焊料片7的厚度的一半。
本实施例中,使凸起的分布面积小于等于芯片载体的面积的80%,避免软焊料片过多而使受热融化的软焊料片溢出框架,影响封装后产品的可靠性。
同时,使凸起的高度小于等于软焊料片的厚度的一半,这样可以保持软焊料片和芯片背面充分连接,避免空洞现象的发生。
在上述实施例的基础上,凸起6为圆台状结构。
本实施例中,在芯片载体上设置的凸起优选设置为圆台状结构,其纵向截面为梯形。一方面,软焊料片通过机械按压或者冲压的方式固定在芯片载体上的凸起上后,凸起两侧的斜面可增大与软焊料片之间的摩擦力,从而进一步提高了软焊料片与铜框架之间的粘附力;另一方面,软焊料片在高温熔化后形成的液体锡更易通过凸起两侧的斜面填充在芯片载体上的各个凸起之间,使液体锡在芯片载体上的分布更加均匀。
在上述实施例的基础上,每行中相邻两个凸起6之间的距离与凸起的下底面的直径相同;相邻两行的凸起6之间的距离与凸起的下底面的直径相同。
本实施例中,在芯片载体上成行排列的多个凸起,每行中相邻两个凸起之间的距离优选设置与凸起的下底面的直径相同,这样可以使受热融化后的软焊料片充分填充在各个凸起之间,有效避免空洞现象的发生。
同时,使相邻两行的凸起之间的距离优选设置与凸起的下底面的直径相同,这样可以使受热融化后的软焊料片充分填充在各个凸起之间,有效避免空洞现象的发生。
在上述实施例的基础上,软焊料片7的形状与芯片的形状一致,软焊料片7的厚度为30~75um。
本实施例中,设置的软焊料片的形状与芯片的形状一致,通常为矩形。
另外,将软焊料片的厚度优选设置为30~75um,可避免软焊料片过多而使受热融化的软焊料片溢出框架,避影响封装后产品的可靠性,而又可以保持软焊料片和芯片背面充分连接,避免空洞现象的发生。
在上述实施例的基础上,软焊料片7的面积小于等于芯片载体面积的80%。
本实施例中,使软焊料片的面积小于等于芯片载体面积的80%,保持凸起的面积与软焊料片的面积相同,可避免受热融化的软焊料溢出框架,影响封装后产品的可靠性。
本实用新型实施例提供的功率器件引线框架,在传统功率器件引线框架的基础上,在芯片载体上通过冲压或者蚀刻的方式形成凸起,然后将软焊料通过机械按压或者冲压的方式固定在芯片载体上凸起的位置处,这种框架相对于传统框架来说,操作简便,可有效的提高功率器件的上芯效率,防止空洞的发生,在制造成本不变的情况下,提高了产品的散热能力、粘附力、封装可靠性、防潮性能等,还可以提升生产效能。
在本实用新型的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上所述仅为本实用新型的较佳实施例,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种功率器件引线框架,包括至少一个连接组合起来的引线框单元,其特征在于,所述引线框单元包括相互连接的散热片和芯片载体,所述芯片载体远离所述散热片的一侧设置有引线脚,所述引线脚上设置有中筋;
所述芯片载体上设置有成行排列的至少一个凸起,所述凸起上方设置有软焊料片,所述芯片载体通过所述软焊料片连接芯片。
2.根据权利要求1所述的功率器件引线框架,其特征在于,所述凸起的分布面积小于等于所述芯片载体的面积的80%,所述凸起的高度小于等于所述软焊料片的厚度的一半。
3.根据权利要求1所述的功率器件引线框架,其特征在于,所述凸起为圆台状结构。
4.根据权利要求1所述的功率器件引线框架,其特征在于,每行中相邻两个所述凸起之间的距离与所述凸起的下底面的直径相同;相邻两行的所述凸起之间的距离与所述凸起的下底面的直径相同。
5.根据权利要求1~4中任一项所述的功率器件引线框架,其特征在于,所述软焊料片的形状与所述芯片的形状一致,所述软焊料片的厚度为30~75um。
6.根据权利要求1~4中任一项所述的功率器件引线框架,其特征在于,所述软焊料片的面积小于等于所述芯片的面积的80%。
CN201822245136.5U 2018-12-28 2018-12-28 一种功率器件引线框架 Active CN209216957U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822245136.5U CN209216957U (zh) 2018-12-28 2018-12-28 一种功率器件引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822245136.5U CN209216957U (zh) 2018-12-28 2018-12-28 一种功率器件引线框架

Publications (1)

Publication Number Publication Date
CN209216957U true CN209216957U (zh) 2019-08-06

Family

ID=67466794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822245136.5U Active CN209216957U (zh) 2018-12-28 2018-12-28 一种功率器件引线框架

Country Status (1)

Country Link
CN (1) CN209216957U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111774682A (zh) * 2020-07-28 2020-10-16 贵州航天电子科技有限公司 异形多孔印制板焊接方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111774682A (zh) * 2020-07-28 2020-10-16 贵州航天电子科技有限公司 异形多孔印制板焊接方法
CN111774682B (zh) * 2020-07-28 2021-12-28 贵州航天电子科技有限公司 异形多孔印制板焊接方法

Similar Documents

Publication Publication Date Title
US9082766B2 (en) Method to enhance reliability of through mold via TMVA part on part POP devices
CN1179636A (zh) 大密度电连接器及其制造方法
CN107275305B (zh) 一种qfn芯片
CN108594902A (zh) 一种回流焊理想温炉曲线创建方法及其应用方法
CN103824834A (zh) 一种具有改进型封装结构的半导体器件及其制造方法
CN209216957U (zh) 一种功率器件引线框架
CN101656216A (zh) 制造具有凸块的电子组件的方法
CN102148215A (zh) 提高ccga 器件软钎焊焊点可靠性的互连结构及实现方法
CN106653977A (zh) 一种倒装芯片封装结构及成型方法
CN105537793A (zh) 一种功率模块焊接用焊片
US20180005923A1 (en) Semiconductor device
CN101553908A (zh) 用于mosfet bga的折叠框架载体
CN107293597A (zh) 表面贴装整流器件
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN108323004A (zh) 一种具有对称焊盘的线路板
CN106449517A (zh) 一种堆叠式单基岛sip封装工艺
JP5332211B2 (ja) 半導体装置およびその製造方法
CN102569235A (zh) 半导体装置及其组装方法
CN2893920Y (zh) 集成电路封装结构
CN110890336A (zh) 一种半导体器件封装结构
CN108538924A (zh) 一种塑封SiC肖特基二极管器件及其制造方法
CN108831865B (zh) 一种igbt封装模块及其连接桥
CN116384324B (zh) 功率模块及其键合线材质确定方法
CN201623022U (zh) 印刷线路板芯片倒装外接散热板封装结构
US20080277107A1 (en) Heat dissipating base structure

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant