CN209216103U - 基于分立元件的125k射频读卡电路 - Google Patents

Abstract

本实用新型公开了一种基于分立元件的125K射频读卡电路,包括微处理器、功率放大单元、LC谐振单元和包络检波单元；微处理器具有第一I/O口、第二I/O口、第三I/O口和第四I/O口，其内部具有方波产生电路和模拟电压比较器，方波产生电路用于产生频率为125K的方波信号，并经第一I/O口输出；功率放大单元连接微处理器的第一I/O口，功率放大单元的输出端连接LC谐振单元的输入端，LC谐振单元的输出端连接包络检波单元的输入端，包络检波单元的输出端连接微处理器的第二I/O口，包络检波单元的输出端还连接微处理器的第四I/O口。本实用新型的125K射频读卡电路，能够取代现有读写基站芯片的探测卡片及读写卡片的功能，且性能稳定可靠，相较于读写基站芯片大大节约了开发成本。

Description

基于分立元件的125K射频读卡电路

技术领域

本实用新型涉及计量仪表技术领域，具体涉及一种基于分立元件的125K射频读卡电路。

背景技术

125K射频卡与接触式IC卡相比具有以下技术优势：1、无机械接触，以此能够避免各种故障,可靠性高；2、没有方向性，不用担心卡片放反，操作方便快捷，使用灵活方便；3、安全和保密性好。目前，绝大多数的125K射频卡都使用集成芯片(读写基站芯片)来探测卡片及读写卡片，读写基站芯片价格昂贵，不利于部分低利润产品中使用，比如，关系到民生的计量仪器仪表中。

发明内容

本实用新型要解决的技术问题是提供一种基于分立元件搭建的125K射频读卡电路，能够取代现有读写基站芯片的探测卡片及读写卡片的功能，且性能稳定可靠，相较于读写基站芯片大大节约了开发成本，特别适合在部分低利润产品中使用。

为了解决上述技术问题，本实用新型提供了一种基于分立元件的125K射频读卡电路，包括微处理器，以及基于分立元件的功率放大单元、LC谐振单元和包络检波单元；

所述微处理器具有第一I/O口、第二I/O口、第三I/O口和第四I/O口，以及其内部具有方波产生电路和模拟电压比较器，所述方波产生电路用于产生频率为125K的方波信号，并经所述第一I/O口输出；

所述功率放大单元连接微处理器的第一I/O口，对输出的125K方波信号进行功率放大；

所述功率放大单元的输出端连接LC谐振单元的输入端，所述LC谐振单元的输出端连接包络检波单元的输入端，所述包络检波单元的输出端连接微处理器的第二I/O口，所述包络检波单元的输出端还连接微处理器的第四I/O口；所述第三I/O口和第四I/O口分别连接所述模拟电压比较器的两个输入端。

本实用新型一个较佳实施例中，进一步包括所述功率放大单元包括三极管一Q1、三极管二Q2；

所述微处理器的第一I/O口连接基极电阻R1后连接三极管一Q1和三极管二Q2基极；三极管一Q1集电极连接电源，其发射极连接射极电阻一R2，射极电阻一R2的另一端连接射极电阻二R3后连接三极管二Q2的发射极，三极管二Q2的集电极接地。

本实用新型一个较佳实施例中，进一步包括所述LC谐振单元包括谐振电感L、谐振电容C1和谐振电阻R4；

谐振电容C1和谐振电阻R4并联，且两者并联后的整体一端接地，另一端连接谐振电感L；谐振电感L的另一端连接射极电阻一R2和射极电阻二R3的串联节点A。

本实用新型一个较佳实施例中，进一步包括所述包络检波单元包括二极管D、检波电容C2和检波电阻R5；

检波电容C2和检波电阻R5并联，且两者并联后的整体一端接地，另一端连接二极管D的负极，二极管D的正极连接谐振电感L；

二极管D的负极还连接微处理器的第二I/O口。

本实用新型一个较佳实施例中，进一步包括其还包括滤波单元，所述滤波单元的输入端连接包络检波单元的输出端，所述滤波单元的输出端连接微处理器的第三I/O口和第四I/O口。

本实用新型一个较佳实施例中，进一步包括所述滤波单元包括去耦电容C3、滤波电阻R6和滤波电容C4；

去耦电容C3的一端连接二极管D的负极，其另一端连接滤波电阻R6，滤波电阻R6的另一端连接微处理器的第三I/O口和第四I/O口；

滤波电容C4的一端连接微处理器的第三I/O口和第四I/O口，其另一端接地。

本实用新型的有益效果：本实用新型基于分立元件搭建的125K射频读卡电路，能够取代现有读写基站芯片的探测卡片及读写卡片的功能，且性能稳定可靠，相较于读写基站芯片大大节约了开发成本，特别适合在部分低利润产品中使用。

附图说明

图1是本实用新型优选实施例中125K射频读卡电路的电路原理图。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。

实施例

如图1所示，本实施例公开了一种基于分立元件的125K射频读卡电路，包括微处理器MCU，以及基于分立元件的功率放大单元、LC谐振单元、包络检波单元和滤波单元；

上述微处理器MCU具有第一I/O口P-CLK、第二I/O口C-TEST、第三I/O口VC-N和第四I/O口VC-P，以及其内部具有方波产生电路和模拟电压比较器，上述方波产生电路用于产生频率为125K的方波信号，产生的125K方波信号经上述第一I/O口P-CLK输出；

上述功率放大单元连接微处理器的第一I/O口P-CLK，对输出的125K方波信号进行功率放大；

上述功率放大单元的输出端连接LC谐振单元的输入端，上述LC谐振单元的输出端连接包络检波单元的输入端，上述包络检波单元的输出端连接微处理器的第二I/O口C-TEST，上述包络检波单元的输出端连接滤波单元，上述滤波单元的输出端连接连接微处理器的第三I/O口VC-N和第四I/O口VC-P；上述第三I/O口VC-N和第四I/O口VC-P分别连接上述模拟电压比较器的两个输入端。

第一I/O口P-CLK输出频率为125K的方波信号，功率放大单元对125K的方波信号进行功率放大，功率放大后的125K的方波信号经LC谐振单元处理后输出频率为125K的正弦波信号。LC谐振单元还用于使天线上获得最大的电流，从而产生最大的磁通量，获得更大的读卡距离。125K的正弦波信号经包络检波单元处理后输出正半周期的正弦波信号，包络检波单元还用于去除125K的载波信号，还原出有用的信号。经过包络检波单元处理后的信号进入微处理器的第二I/O口C-TEST，LC谐振单元的谐振电感上有卡靠近和没有卡靠近的情况下，第二I/O口C-TEST上的信号不同，微处理器通过第二I/O口C-TEST上的信号判断当前谐振电感上有没有卡，以此实现读卡电路的检卡功能。

经过包络检波单元处理后的信号还进入滤波单元进行滤波，滤波后的信号和第三I/O口VC-N的基准电压信号同时进入模拟电压比较器，模拟电压比较器输出方波，变成微处理器能够识别的曼彻斯特编码信号，以此实现读卡电路的读卡功能。

具体的，上述功率放大单元包括三极管一Q1、三极管二Q2；

上述微处理器的第一I/O口P-CLK连接基极电阻R1后连接三极管一Q1和三极管二Q2基极；三极管一Q1集电极连接电源VCC，其发射极连接射极电阻一R2，射极电阻一R2的另一端连接射极电阻二R3后连接三极管二Q2的发射极，三极管二Q2的集电极接地。

上述LC谐振单元包括谐振电感L、谐振电容C1和谐振电阻R4；

谐振电容C1和谐振电阻R4并联，且两者并联后的整体一端接地，另一端连接谐振电感L；谐振电感L的另一端连接射极电阻一R2和射极电阻二R3的串联节点A。

上述包络检波单元包括二极管D、检波电容C2和检波电阻R5；检波电容C2和检波电阻R5并联，且两者并联后的整体一端接地，另一端连接二极管D的负极，二极管D的正极连接谐振电感L；二极管D的负极还连接微处理器的第二I/O口。

上述滤波单元包括去耦电容C3、滤波电阻R6和滤波电容C4；去耦电容C3的一端连接二极管D的负极，其另一端连接滤波电阻R6，滤波电阻R6的另一端连接微处理器的第三I/O口和第四I/O口；滤波电容C4的一端连接微处理器的第三I/O口和第四I/O口，其另一端接地。

本申请的读卡电路利用微处理器MCU的现有资源，微处理器MCU利用秒扫面的方式，每秒钟输出200us的125K方波，大约25个周期，有卡靠近谐振线圈L和无卡靠近谐振线圈L时第二I/O口C-TEST测得的波形会有不同，根据波形的差异来判断是否有卡靠近谐振线圈L，以此实现读卡电路的检卡功能。

探测到卡后，微处理器MCU的第一I/O口P-CLK输出频率为125K的方波信号，经过基极电阻R1、三极管一Q1、三极管二Q2和射极电阻一R2、射极电阻二R3组成的推挽电路进行功率放大，高频的电流进入由谐振电感L、谐振电容C1和谐振电阻R4组成的LC谐振单元，LC谐振单元使得天线上获得最大的电流，从而产生最大的磁通量，获得更大的读卡距离，线圈的作用是将125K射频信号发射到IC卡，为IC卡供电，当卡靠近谐振电感L时，谐振电感L两端会有曼彻斯特编码的调幅波，通过二极管D、检波电容C2和检波电阻R5组成的包络检波单元进行检波和滤波，包络检波单元去除125K的载波信号，还原出有用的信号，产生信号经过去耦电容C3、滤波电阻R6和滤波电容C4组成的滤波单元进行滤波，后进入模拟电压比较器形成方波，变成微处理器可以识别的曼彻斯特编码信号，以此实现读卡电路的读卡功能。微处理器的第三I/O口VC-N输入平滑的基准电压供至模拟电压比较器基准电压，基准电压通过分压确定。

以上，本实用新型基于分立元件搭建的125K射频读卡电路，能够取代现有读写基站芯片的探测卡片及读写卡片的功能，且性能稳定可靠，电路结构简单，相较于读写基站芯片大大节约了开发成本，软件部分是采用C语言进行编写，运用的是曼彻斯特编码的解码方法，特别适合在部分低利润产品中使用。

以上所述实施例仅是为充分说明本实用新型而所举的较佳的实施例，本实用新型的保护范围不限于此。本技术领域的技术人员在本实用新型基础上所作的等同替代或变换，均在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书为准。

Claims (6)

1.一种基于分立元件的125K射频读卡电路，其特征在于:包括微处理器，以及基于分立元件的功率放大单元、LC谐振单元和包络检波单元；

所述微处理器具有第一I/O口、第二I/O口、第三I/O口和第四I/O口，以及其内部具有方波产生电路和模拟电压比较器，所述方波产生电路用于产生频率为125K的方波信号，并经所述第一I/O口输出；

所述功率放大单元连接微处理器的第一I/O口，对输出的125K方波信号进行功率放大；

所述功率放大单元的输出端连接LC谐振单元的输入端，所述LC谐振单元的输出端连接包络检波单元的输入端，所述包络检波单元的输出端连接微处理器的第二I/O口，所述包络检波单元的输出端还连接微处理器的第四I/O口；所述第三I/O口和第四I/O口分别连接所述模拟电压比较器的两个输入端。

2.如权利要求1所述的基于分立元件的125K射频读卡电路，其特征在于：所述功率放大单元包括三极管一(Q1)、三极管二(Q2)；

所述微处理器的第一I/O口连接基极电阻(R1)后连接三极管一(Q1)和三极管二(Q2)基极；三极管一(Q1)集电极连接电源，其发射极连接射极电阻一(R2)，射极电阻一(R2)的另一端连接射极电阻二(R3)后连接三极管二(Q2)的发射极，三极管二(Q2)的集电极接地。

3.如权利要求2所述的基于分立元件的125K射频读卡电路，其特征在于：所述LC谐振单元包括谐振电感(L)、谐振电容(C1)和谐振电阻(R4)；

谐振电容(C1)和谐振电阻(R4)并联，且两者并联后的整体一端接地，另一端连接谐振电感(L)；谐振电感(L)的另一端连接射极电阻一(R2)和射极电阻二(R3)的串联节点A。

4.如权利要求3所述的基于分立元件的125K射频读卡电路，其特征在于：所述包络检波单元包括二极管(D)、检波电容(C2)和检波电阻(R5)；

检波电容(C2)和检波电阻(R5)并联，且两者并联后的整体一端接地，另一端连接二极管(D)的负极，二极管(D)的正极连接谐振电感(L)；

二极管(D)的负极还连接微处理器的第二I/O口。

5.如权利要求4所述的基于分立元件的125K射频读卡电路，其特征在于：其还包括滤波单元，所述滤波单元的输入端连接包络检波单元的输出端，所述滤波单元的输出端连接微处理器的第三I/O口和第四I/O口。

6.如权利要求5所述的基于分立元件的125K射频读卡电路，其特征在于：所述滤波单元包括去耦电容(C3)、滤波电阻(R6)和滤波电容(C4)；

去耦电容(C3)的一端连接二极管(D)的负极，其另一端连接滤波电阻(R6)，滤波电阻(R6)的另一端连接微处理器的第三I/O口和第四I/O口；

滤波电容(C4)的一端连接微处理器的第三I/O口和第四I/O口，其另一端接地。