CN209216083U - 伺服驱动器外围接口的扩展系统 - Google Patents

Abstract

本实用新型公开了一种伺服驱动器外围接口的扩展系统，包括伺服控制主板和扩展板，伺服控制主板上设有DSP芯片、第一FPGA芯片和第一连接器，扩展板上设有第二FPGA芯片和与第一连接器配套使用的第二连接器，扩展板上设有若干个数据接口,每个数据接口耦接第二FPGA芯片，DSP芯片通过第一总线信号线连接第一FPGA芯片，第一FPGA芯片通过第二总线信号线连接第一连接器，第一连接器和第二连接器连通，第二连接器通过第三总线信号线连接第二FPGA芯片。在原有的伺服控制主板通过增加扩展板的方式对原有的伺服控制主板的数据接口进行扩展，通过第一连接器和第二连接器进行连接，若要更换指令接口时，则只需要更换扩展板，而无需更换主板。

Description

伺服驱动器外围接口的扩展系统

技术领域

本实用新型涉及接口技术领域,尤其涉及一种伺服驱动器外围接口的扩展系统。

背景技术

永磁同步电动机结构简单、体积小、重量轻、损耗小、效率高；与直流电动机相比，没有直流电动机的换向器和电刷等缺点；与感应电动机相比，不需要无功励磁电流，能做到效率高、功率因数高，力矩转动惯量比较大，定子电流和定子电阻损耗小，转子参数可测，控制性能好；和普通同步电动机相比，省去了励磁装置，简化了结构，提高了效率，因而永磁同步电机控制系统在工业生产及日常生活中越来越多的得到应用。

随着应用的拓展，伺服系统需要与外围设备进行大量的数据交互，数据形式多种多样，因此伺服系统也需要兼容越来越多的数据接口形式，如数字量输入输出接口，模拟量输入输出接口，高速脉冲输入输出接口，RS232接口，RS485接口，Ethercat接口，Mechatrolink-II接口，Mechatrolink-III接口等等。针对这个问题，现有伺服系统的解决方案有两种：第一种采用集成数据接口，即在伺服控制板上集成常用数据接口，一般为6～8路数字量输入输出信号，2～3路脉冲输入输出接口，RS232接口或RS485接口。如果需要Ethercat接口，那么在伺服控制板上集成Ethercat接口，其他接口的信号会通过Ethercat接口进行交互。如果需要Mechatrolink-II接口,那么在伺服控制板上集成Mechatrolink-II接口。这种方式需要根据不同应用开发及生产相对应的伺服控制板；第二种采用低速通信接口扩展不同功能的接口扩展板，通常采用SCI通信接口，SPI通信接口或IIC通信接口进行扩展。

其中，第一种方案缺点主要有以下几点：首先，使用成本高：由于集成接口固定，当实际应用使用接口比设计接口少时，会有浪费，例如实际应用中只使用1路数字量输入接口，那么集成的其他数字量输入输出接口就是浪费掉的。当实际应用使用接口比设计接口多时，就需要对控制板重新设计，会消耗大量的研发资金与人力，也会提升产品使用成本。

再者，管理成本高：因为需要多种伺服控制板去适应不同的市场需求，所以会造成库存种类多，市场一旦变化，难以及时调度，供货周期也会延长。

第二种方案主要缺点主要是：扩展接口通信速度低，无法扩展高速通信接口，如Ethercat接口，Mechatrolink-II接口及Mechatrolink-III接口等。

因此，需要一种新的外围接口拓展系统，不仅可以克服以上缺点，并且还有更多的优点。

实用新型内容

本实用新型针对现有技术中的缺点，提供了一种伺服驱动器外围接口的扩展系统。

为了解决上述技术问题，本实用新型通过下述技术方案得以解决：

一种伺服驱动器外围接口的扩展系统，包括伺服控制主板和扩展板，所述伺服控制主板上设有DSP芯片、第一FPGA芯片和第一连接器，所述扩展板上设有第二FPGA芯片和与第一连接器配套使用的第二连接器，所述扩展板上设有若干个数据接口,所述每个数据接口耦接所述第二FPGA芯片，所述DSP芯片通过第一总线信号线连接所述第一FPGA芯片，所述第一FPGA芯片通过第二总线信号线连接第一连接器，所述第一连接器和所述第二连接器连通，所述第二连接器通过第三总线信号线连接第二FPGA芯片；

所述伺服控制主板通过第一连接器和所述第二连接器的连通来扩展伺服控制主板的数据接口。

作为一种可实施方式，所述第一总线信号线包括第一地址总线、第一数据总线和第一控制总线；所述第二总线信号线包括第二地址总线、第二数据总线和第二控制总线；所述第三总线信号线包括第三地址总线、第三数据总线和第三控制总线。

作为一种可实施方式，所述第一地址总线、所述第二地址总线和所述第三地址总线均为16为地址线；所述第一数据总线、所述第二数据总线和所述第三数据总线均为16位数据线；所述第三控制总线包括WR总线、RD总线、CS总线、RST总线以及SYNC同步信号总线。

作为一种可实施方式，所述伺服控制主板上设有编码器模块、电流采样模块、电压采样模块和PWM输出及保护模块，所述编码器模块、电流采样模块和电压采样模块分别耦接所述DSP芯片，所述DSP芯片分别通过第一地址总线、第一数据总线和第一控制总线连接所述第一FPGA芯片，所述第一FPGA芯片的输出端连接所述PWM输出及保护模块。

作为一种可实施方式，所述第一连接器和第二连接器分别为50芯双排插接件的母座和公座，所述50芯双排插接件的母座和公座相互配合使用。

作为一种可实施方式，所述数据接口至少包括数字量输入输出接口、高速脉冲输入输出接口、模拟量输入输出接口、通信协定接口、通信协议接口和自定义接口中的一种或者几种，每个所述接口对应的设置相应的电路模块，每个所述接口连接相应的电路模块，每个所述的电路模块连接所述第二FPGA芯片的输出端。

作为一种可实施方式，所述电路模块包括数字量输入输出接口模块、高速脉冲输入输出接口模块、模拟量输入输出接口模块、通信协定接口模块、通信协议接口模块和自定义接口模块中的一种或几种，所述电路模块和所述数据接口一一对应。

作为一种可实施方式，所述扩展板上还设有第一编码器模块、第一电流采样模块和第一电压采样模块，所述第一编码器模块、第一电流采样模块和第一电压采样模块分别连接所述第二FPGA芯片。

本实用新型由于采用了以上技术方案，具有显著的技术效果：

本实用新型可以在原有的伺服控制主板通过增加扩展板的方式对原有的伺服控制主板的数据接口进行扩展，通过第一连接器和第二连接器进行连接，不需要时可以直接断开，本实用新型的结构和方法给伺服主板扩展数据接口方便快捷，并且维护简单，若要更换指令接口时，则只需要更换扩展板，而无需更换主板，系统升级简单且成本较低；结构稳定，时效性能好。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型的整体结构示意图；

图2是本实用新型的总线信号线运行机制示意图。

附图中的标号说明：1、伺服控制主板；2、扩展板；3、DSP芯片；4、第一FPGA芯片、5、第一连接器；6、第二FPGA芯片；7、第二连接器；8、数据接口；9、第一地址总线；10、第一数据总线；11、第一控制总线；12、第二地址总线；13、第二数据总线；14、第二控制总线；15、第三地址总线；16、第三数据总线；17、第三控制总线；18、编码器模块；19、电流采样模块；20、电压采样模块；21、PWM输出及保护模块。

具体实施方式

下面结合实施例对本实用新型做进一步的详细说明，以下实施例是对本实用新型的解释而本实用新型并不局限于以下实施例。

实施例1：

一种伺服驱动器外围接口的扩展系统，如图1所示，包括伺服控制主板1和扩展板2，所述伺服控制主板1上设有DSP芯片3、第一FPGA芯片4和第一连接器5，所述扩展板2上设有第二FPGA芯片6和与第一连接器5配套使用的第二连接器7，所述扩展板2上设有若干个数据接口8,所述每个数据接口8耦接所述第二FPGA芯片6，所述DSP芯片3通过第一总线信号线连接所述第一FPGA芯片4，所述第一FPGA芯片4通过第二总线信号线连接第一连接器5，所述第一连接器5和所述第二连接器7连通，所述第二连接器7通过第三总线信号线连接第二FPGA芯片6；所述伺服控制主板1通过第一连接器5和所述第二连接器7的连通来扩展伺服控制主板1的数据接口8。

在本实施例中，扩展板2的类型不受限制，只要是能通过第二连接器7和第一连接器5配对成功即可，在此，也不对扩展板2上设有的结构做进一步限定，只要存在第二FPGA芯片6、多个数据接口8和能与第一连接器5进行配对使用的第二连接器7即可。

本实用新型在原有的伺服控制主板1通过增加扩展板2的方式对原有的伺服控制主板1的数据接口8进行扩展，通过第一连接器5和第二连接器7进行连接，不需要时可以直接断开，本实用新型的结构和方法给伺服主板扩展数据接口8方便快捷，并且维护简单，若要更换指令接口时，则只需要更换扩展板2，而无需更换主板，系统升级简单且成本较低；结构稳定，时效性能好。

在本实施例中，所述第一总线信号线包括第一地址总线9、第一数据总线10和第一控制总线11；所述第二总线信号线包括第二地址总线12、第二数据总线13和第二控制总线14；所述第三总线信号线包括第三地址总线15、第三数据总线16和第三控制总线17。为了防止各种总线交叉，将所有的总线信号线设置成地址总线、数据总线和控制总线，这样，每种类型的数据传输就靠相应的总线进行传输即可。

更进一步地对各种总线进行限定，所述第一地址总线9、所述第二地址总线12和所述第三地址总线15均为16为地址线；所述第一数据总线10、所述第二数据总线13和所述第三数据总线16均为16位数据线；所述第三控制总线17包括WR总线、RD总线、CS总线、RST总线以及SYNC同步信号总线。

于其他实施例中，所述伺服控制主板1上设有应有的各种电路模块，其中包括编码器模块18、电流采样模块19、电压采样模块20和PWM输出及保护模块21，所述编码器模块18、电流采样模块19和电压采样模块20分别耦接所述DSP芯片3，所述DSP芯片3分别通过第一地址总线9、第一数据总线10和第一控制总线11连接所述第一FPGA芯片4，所述第一FPGA芯片4的输出端连接所述PWM输出及保护模块21。由于伺服控制主板1的外围电路较多并且PWM输出及保护模块21需要进行高速计算，因此，在伺服控制主板1上增加了第二FPGA芯片6。

更加具体第，本实施例的所述第一连接器5和第二连接器7分别为50芯双排插接件的母座和公座，所述50芯双排插接件的母座和公座相互配合使用。

为了使得扩展板2能进行更多的数据接口8扩展，所述数据接口8至少包括数字量输入输出接口、高速脉冲输入输出接口、模拟量输入输出接口、通信协定接口、通信协议接口和自定义接口中的一种或者几种，每个所述接口对应的设置相应的电路模块，每个所述接口连接相应的电路模块，每个所述的电路模块连接所述第二FPGA芯片6的输出端。

针对数据接口8，还设置了相应的电路模块，所述电路模块包括数字量输入输出接口模块、高速脉冲输入输出接口模块、模拟量输入输出接口模块、通信协定接口模块、通信协议接口模块和自定义接口模块中的一种或几种，所述电路模块和所述数据接口8一一对应。

为了使得扩展板2的功能更加齐全，扩展板2上还设置许多所述扩展板2上还设有第一编码器模块18、第一电流采样模块19和第一电压采样模块20，所述第一编码器模块18、第一电流采样模块19和第一电压采样模块20分别连接所述第二FPGA芯片6。扩展板2的接口数据有更新时，扩展板2需要对接口数据做相应的处理，因此需要设计相应的模块，这样，就可以直接得到处理好的数据。

实施例2：

一种伺服驱动器外围接口的扩展方法，通过以下步骤实现：

S100、将第一连接器和第二连接器进行连通，伺服控制主板的DSP芯片对扩展板的第二FPGA芯片的类型进行判断，得到所述扩展板的确切类型；

S200、当扩展板上的接口数据有更新时，所述扩展板的第二FPGA芯片对所述接口数据进行处理，将处理后的数据存储到相应数据接口对应的存储地址中；

S300、等待扩展板的中断信号，当中断信号有边沿跳变时，所述伺服控制主板根据所述扩展板类型读取接口数据并进行处理，得到处理好的数据；

S400、将处理好的数据写入到扩展板的第二FPGA芯片中并产生SYNC同步信号，进而所述DSP芯片控制所述第二FPGA芯片更新接口数据。通过本实用新型的方法，在原有的伺服控制主板通过增加扩展板的方式对原有的伺服控制主板的数据接口进行扩展，通过第一连接器和第二连接器进行连接，不需要时可以直接断开，本实用新型的结构和方法给伺服主板扩展数据接口方便快捷，并且维护简单，若要更换指令接口时，则只需要更换扩展板，而无需更换主板，系统升级简单且成本较低；结构稳定，时效性能好。

通过本实用新型的系统和方法，可以实现如图2的总线信号线运行机制。当扩展板接口数据有更新时，扩展板对接口数据进行采样，滤波，处理后存储到相应存储地址中,然后发送中断信号通知主板读取。伺服控制主板首先输出要读取的扩展板中存储的地址，同时置低CS信号，选中扩展板，然后置低RD信号。由于扩展板RD信号置低，因此锁存第一地址总线上的地址，并将该地址对应的RAM中的数据输出到第一数据总线上。伺服控制主板会在RD信号的上升沿读取第一数据总线，从而得到扩展板中RAM的数据，也就是相应数据接口的数据。根据不同的数据接口，同一数据接口中不同的数据类型，扩展板会将接口数据存储于规划好的存储地址中，伺服控制主板只需改变地址总线上的数值，即可获取各个数据接口上的数据。伺服控制主板写扩展板的RAM时，首先输出RAM地址到第一地址总线上，同时置低CS信号，然后输出数据到第一数据总线上，等待数据稳定后，置低WR信号。扩展板检测到WR信号置低，读取第一数据总线上的数据，锁定第一地址总线对应的RAM，并将数据写入到该RAM中，主板把数据写入扩展板RAM后，会发送同步信号SYNC通知扩展板将RAM中的数据处理，输出到数据接口上。

此外，需要说明的是，本说明书中所描述的具体实施例，其零、部件的形状、所取名称等可以不同。凡依本实用新型专利构思所述的构造、特征及原理所做的等效或简单变化，均包括于本实用新型专利的保护范围内。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本实用新型的结构或者超越本权利要求书所定义的范围，均应属于本实用新型的保护范围。

Claims (8)

1.一种伺服驱动器外围接口的扩展系统，其特征在于，包括伺服控制主板和扩展板，所述伺服控制主板上设有DSP芯片、第一FPGA芯片和第一连接器，所述扩展板上设有第二FPGA芯片和与第一连接器配套使用的第二连接器，所述扩展板上设有若干个数据接口,所述每个数据接口耦接所述第二FPGA芯片，所述DSP芯片通过第一总线信号线连接所述第一FPGA芯片，所述第一FPGA芯片通过第二总线信号线连接第一连接器，所述第一连接器和所述第二连接器连通，所述第二连接器通过第三总线信号线连接第二FPGA芯片；

所述伺服控制主板通过第一连接器和所述第二连接器的连通来扩展伺服控制主板的数据接口。

2.根据权利要求1所述的伺服驱动器外围接口的扩展系统，其特征在于，所述第一总线信号线包括第一地址总线、第一数据总线和第一控制总线；所述第二总线信号线包括第二地址总线、第二数据总线和第二控制总线；所述第三总线信号线包括第三地址总线、第三数据总线和第三控制总线。

3.根据权利要求2所述的伺服驱动器外围接口的扩展系统，其特征在于，所述第一地址总线、所述第二地址总线和所述第三地址总线均为16为地址线；所述第一数据总线、所述第二数据总线和所述第三数据总线均为16位数据线；所述第三控制总线包括WR总线、RD总线、CS总线、RST总线以及SYNC同步信号总线。

4.根据权利要求2所述的伺服驱动器外围接口的扩展系统，其特征在于，所述伺服控制主板上设有编码器模块、电流采样模块、电压采样模块和PWM输出及保护模块，所述编码器模块、电流采样模块和电压采样模块分别耦接所述DSP芯片，所述DSP芯片分别通过第一地址总线、第一数据总线和第一控制总线连接所述第一FPGA芯片，所述第一FPGA芯片的输出端连接所述PWM输出及保护模块。

5.根据权利要求1所述的伺服驱动器外围接口的扩展系统，其特征在于，所述第一连接器和第二连接器分别为50芯双排插接件的母座和公座，所述50芯双排插接件的母座和公座相互配合使用。

6.根据权利要求1所述的伺服驱动器外围接口的扩展系统，其特征在于，所述数据接口至少包括数字量输入输出接口、高速脉冲输入输出接口、模拟量输入输出接口、通信协定接口、通信协议接口和自定义接口中的一种或者几种，每个所述接口对应的设置相应的电路模块，每个所述接口连接相应的电路模块，每个所述的电路模块连接所述第二FPGA芯片的输出端。

7.根据权利要求6所述的伺服驱动器外围接口的扩展系统，其特征在于，所述电路模块包括数字量输入输出接口模块、高速脉冲输入输出接口模块、模拟量输入输出接口模块、通信协定接口模块、通信协议接口模块和自定义接口模块中的一种或几种，所述电路模块和所述数据接口一一对应。

8.根据权利要求1所述的伺服驱动器外围接口的扩展系统，其特征在于，所述扩展板上还设有第一编码器模块、第一电流采样模块和第一电压采样模块，所述第一编码器模块、第一电流采样模块和第一电压采样模块分别连接所述第二FPGA芯片。