CN209103283U - 一种万兆以太网采集与预处理设备 - Google Patents
一种万兆以太网采集与预处理设备 Download PDFInfo
- Publication number
- CN209103283U CN209103283U CN201821714843.8U CN201821714843U CN209103283U CN 209103283 U CN209103283 U CN 209103283U CN 201821714843 U CN201821714843 U CN 201821714843U CN 209103283 U CN209103283 U CN 209103283U
- Authority
- CN
- China
- Prior art keywords
- module
- fpga
- pcie
- clock
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本实用新型属于高速网络安全检测领域，本实用新型提供了一种万兆以太网采集与预处理设备，所述设备包括SFP+光网络接口模块、FPGA模块、PCIe模块、DDR3缓存模块、PROM配置模块、时钟模块和电源模块。本实用新型提供4路万兆以太网数据收发、4GB容量的DDR3数据缓存、单向速度4GB/s的PCIe Gen2 x8高速数据传输接口以及用户自定义的基于可重构硬件的高速网络流量采集与实时分析处理功能，除此之外，本实用新型还支持与PC机上的安全审计软件系统实现实时流量预处理的联动功能，以满足在万兆网络流量下对重点关注的网络流量进行实时网络安全检测的需求。
Description
技术领域
本实用新型涉及基于可重构硬件的高速网络安全检测领域，尤其涉及一种基于FPGA+PCIe的万兆以太网采集与预处理设备。
背景技术
互联网在飞速发展的同时，网络安全形势也愈发严峻，网络攻击活动日趋频繁，手法也愈发复杂隐蔽，网络窃密等安全事件层出不穷。当网络在政府、军队、企业、研究所中发挥的作用越来越重要时，人们对网络的服务质量和安全性的要求也愈来愈高。
传统的防火墙、入侵检测系统等网络安全技术在一定程度上阻止了不法分子的网络入侵，缓解了网络信息系统的安全问题，但是它们都有自身的局限性。防火墙的局限在于只能提过一种粗粒度的访问控制，阻止一些已知的威胁，且其规则配置和管理复杂；人侵检测技术是防火墙技术的合理补充，但IDS的误报率和漏报率一般较高，面对分布式网络攻击时常常来不及处理而导致过载，检测失效。另外，传统的网络安全检测技术都是基于软件实现的，在高速网络流量的环境下，往往会使CPU的运行负担加重，因此传统的检测方式普遍存在效率不高的问题。
目前基于硬件的网络安全检测系统主要基于专用集成电路ASIC芯片，采用ASIC芯片的硬件加速方案在产品量产阶段可以极大地降低成本，但是在初期的ASIC芯片设计投入的成本巨大，并且研发周期长，性能固定，无法进行软升级。在需求不断变化的今天，采用ASIC芯片的解决方案局限性非常大。
实用新型内容
为了克服上述现有技术的缺点，本实用新型提供的一种万兆以太网采集与预处理设备，充分发挥了FPGA开发周期短、低成本、灵活可重构、高速并行处理的优点，能够进行四路万兆以太网数据收发，4GB容量的DDR3数据缓存，并基于高性能FPGA对采集的流量数据进行预处理，最后将处理完成流量通过PCIe Gen2 x8高速接口回传到上位机，由上位机安全审计软件再进行深度处理。
为达到上述目的，本实用新型采用以下技术方案：
一种万兆以太网采集与预处理设备，包括SFP+光网络接口模块、FPGA 模块、PCIe模块、DDR3缓存模块、PROM配置模块、时钟模块和电源模块。
所述SFP+光网络模块由四路SFP+光连接器和屏蔽罩并列排放组成，并与FPGA内部的GTH相连，SFP+光连接器采用MOLEX公司的 SFP74441-0001，SFP+屏蔽罩采用MOLEX公司的74754-0101。
所述FPGA模块采用Xilinx公司的XC6VHX255T系列高性能FPGA。
所述PCIe模块为PCIe Gen2 x8金手指连接器，单向数据传输速率为 4GB/s，需插入计算机主板上的PCIe插槽中进行使用，并为FPGA与上位机提供数据通信功能。
所述的DDR3缓存模块总容量为4GB，由两个缓存区组成，每个缓存区包含4片DDR3存储颗粒，并采用fly-by拓扑结构与FPGA的IO Bank相连，每片DDR3颗粒读写位宽为8bit，每个存储区读写位宽为32bit，DDR3颗粒采用Micron公司的MT41J512M8RH-187E，单片容量为512MB。
所述PROM配置模块支持并行配置的Master BPI方式，采用16位的数据宽度，提供高速的配置文件加载，BPI模式的优点还在于提供了地址线与 FLASH存储器相连接，存储器除了可以存放FPGA程序，在FPGA程序加载运行后还可以用来随机存储普通数据。系统采用容量为128Mb的Xilinx专用的Platform Flash XL存储器XCF128XFTG64C，其在Master BPI工作模式下的数据传输速率达248Mb/s。
所述电源模块采用直接从PCIe金手指取12V电压的方案，无需额外的电源连接线路，12V电压经过三组DC/DC电源模块和两组LDO电源模块后，得到1.5V、1V、2.5V、3.3V和1.8V的电压，分别提供给DDR3缓存模块、 FPGA内核、FPGA的I/O、SFP+光网络接口模块和PROM配置模块使用，提供给DDR3缓存模块的1.5V电压还需经过两组内存终端稳压器后得到0.75V电压，再提供给两组DDR3颗粒，提供给SFP+光网络接口模块的3.3V 电压再经过两组瞬态响应线性电压调节器后得到1V和1.2V电压，并提供给 FPGA内部GTH模块使用，采用的DC/DC芯片为Linear公司的LTM4627，采用的LDO芯片为Linear公司的LTI764，采用的内存终端稳压器为TI公司的TPS51200，采用的瞬态响应线性调电压节器为Linear公司的LT3070。
所述时钟模块由差分晶振提供的156.25MHz差分时钟和来自PCIe金手指接口的100MHz差分时钟组成，由差分晶振产生的156.25MHz差分时钟经过时钟分路器分成两路156.25MHz差分信号，一路作为FPGA的主时钟源，另一路156.25MHz时钟提供给FPGA内部的GTH，由PCIe金手指接口提供的100MHz时钟信号也经过时钟分路器分成两路，其中一路直接提供给 FPGA，另一路送入专用的PCIe时钟合成/抖动衰减器，产生满足PCIe要求的250MHz时钟信号，随后也将该信号送入FPGA，采用的时钟分路器为IDT 公司的ICS854104AGLFT，采用的时钟合成/抖动衰减器为IDT公司的 ICS874001AGI。
设备的基本工作过程为：四路万兆以太网光接口的工作方式为一进三出模式，即外部网络流量由一路万兆光网络接口进入FPGA，在FPGA内部对流量进行复制，并通过其余三路万兆光网络接口发送到其它检测系统。而原始数据在FPGA内部经过缓冲后，再进行帧解析，分离出帧头信息和用户数据信息，针对帧头和用户数据分别进行过滤分类处理，最后将处理完成的数据信息经PCIe Gen2x8接口发送到上位机继续进行深度处理。
本实用新型的有益效果是：能够实现基于可重构硬件的万兆以太网采集与预处理设备，设备在完成数据采集任务的同时，还提供流量复制、分流输出的额外功能，具有网络安全检测和网络分路器的双重功能。基于可重构硬件的处理规则将数据过滤和分类，并经PCIe上传对应的业务处理，让主机避免处理无关的网络流量，可以有效提升系统CPU的利用率。此外设备具有可重构性，可以实现用户深度定制化的网络流量处理和分析功能，并且易于升级和二次开发，可以满足不同国防军工单位对特定网络流的实时安全检测的要求。
附图说明
图1为本实用新型的一种万兆以太网采集与预处理设备的整体结构示意图；
图2为本实用新型的一种万兆以太网采集与预处理设备的电源供给示意图；
图3为本实用新型的一种万兆以太网采集与预处理设备的时钟供给示意图；
图4为本实用新型的一种万兆以太网采集与预处理设备的数据预处理过程示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点能够更加的清楚明白，以下结合附图和实施例对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
参照附图1，该图给出了本实用新型的一种万兆以太网采集与预处理设备的整体结构，包括了SFP+光网络接口模块、FPGA模块、PCIe模块、DDR3 缓存模块、PROM配置模块、电源模块和时钟模块。
所述SFP+光网络模块由四路SFP+光连接器和屏蔽罩并列排放组成，并与FPGA内部的GTH相连，SFP+光连接器采用MOLEX公司的 SFP74441-0001，SFP+屏蔽罩采用MOLEX公司的74754-0101。
所述FPGA模块采用Xilinx公司的XC6VHX255T系列高性能FPGA。
所述PCIe模块为PCIe Gen2 x8金手指连接器，单向数据传输速率为 4GB/s，需插入计算机主板上的PCIe插槽中进行使用，并为FPGA与上位机提供数据通信功能。
所述DDR3缓存模块总容量为4GB，由两个缓存区组成，每个缓存区包含4片DDR3存储颗粒，并采用fly-by拓扑结构与FPGA的IO Bank相连，每片DDR3颗粒读写位宽为8bit，每个存储区读写位宽为32bit，DDR3颗粒采用Micron公司的MT41J512M8RH-187E，单片容量为512MB。
所述PROM配置模块支持并行配置的Master BPI方式，采用16位的数据宽度，提供高速的配置文件加载。BPI模式的优点还在于提供了地址线与 FLASH存储器相连接，存储器除了可以存放FPGA程序，在FPGA程序加载运行后还可以用来随机存储普通数据。系统采用容量为128Mb的Xilinx专用的Platform Flash XL存储器XCF128XFTG64C，其在Master BPI工作模式下的数据传输速率达248Mb/s。
参照附图2，该图给出了所述电源模块的供给示意，该模块采用直接从 PCIe金手指取12V电压的方案，无需额外的电源连接线路，12V电压经过三组DC/DC电源模块和两组LDO电源模块后，得到1.5V、1V、2.5V、3.3V 和1.8V的电压，分别提供给DDR3缓存模块、FPGA内核、FPGA的I/O、SFP+光网络模块和PROM配置模块使用，提供给DDR3缓存模块的1.5V电压还需经过两组内存终端稳压器后得到0.75V电压，再提供给两组DDR3颗粒，SFP+光网络模块的3.3V电压经过两组瞬态响应线性电压调节器后得到 1V和1.2V电压，并提供给FPGA内部GTH模块使用，采用的DC/DC芯片为Linear公司的LTM4627，采用的LDO芯片为Linear公司的LTI764，采用的内存终端稳压器为TI公司的TPS51200，采用的瞬态响应线性电压调节器为Linear公司的LT3070。
参照附图3，该图给出了所述时钟模块的供给示意，由差分晶振提供的 156.25MHz差分时钟和来自PCIe金手指接口的100MHz差分时钟组成，由差分晶振产生的156.25MHz差分时钟经过时钟分路器分成两路156.25MHz差分信号，一路作为FPGA的主时钟源，另一路156.25MHz时钟提供给FPGA内部的GTH，由PCIe金手指接口提供的100MHz时钟信号也经过时钟分路器分成两路，其中一路直接提供给FPGA，另一路送入专用的PCIe时钟合成/ 抖动衰减器，产生满足PCIe要求的250MHz时钟信号，随后也将该信号送入 FPGA，采用的时钟分路器为IDT公司的ICS854104AGLFT，采用的时钟合成/抖动衰减器为IDT公司的ICS874001AGI。
参照附图4，本实用新型的数据预处理过程如下：
(1)四路万兆以太网光接口的工作方式为一进三出模式，即外部网络流量通过一路万兆网络光接口进入FPGA的万兆以太网收发模块，经过复制处理后，原始数据被送往帧解析模块，将复制的原始数据通过剩余三路以太网接口发送到其它检测系统，如：入侵检测系统、流量分析系统、行为分析系统等；
(2)进入帧解析模块的数据，首先基于乒乓缓冲机制进行缓存，即对 DDR3缓存模块的两个独立缓存区进行交替的写和读。然后，从缓存区读出的数据会经过解析，得到相应的帧头信息和用户数据信息，随后分别送入数据预处理模块；
(3)数据预处理模块会根据用户定制的预处理规则分别对帧头中的五元组信息和用户数据的特征字段信息进行分类和过滤处理，五元组信息即源IP 地址、源端口、目的IP地址、目的端口和传输层协议。最后将处理完毕的数据送入队列中等待发送；
(4)根据队列的优先级，依次将队列数据通过PCIe Gen2 x8接口发送到上位机，由上位机安全审计软件进行深度处理；
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (3)
1.一种万兆以太网采集与预处理设备，其特征在于：所述设备包括SFP+光网络接口模块、FPGA模块、PCIe模块、DDR3缓存模块、PROM配置模块、时钟模块和电源模块；
所述SFP+光网络接口模块由四路SFP+光连接器并列排放组成，并与FPGA内部的GTH相连，SFP+光连接器采用MOLEX公司的SFP74441-0001，SFP+屏蔽罩采用MOLEX公司的74754-0101；
所述FPGA模块采用Xilinx公司的XC6VHX255T系列高性能FPGA；
所述的PCIe模块采用PCIe Gen2 x8标准金手指连接器，为FPGA与上位机提供数据通信功能；
所述的DDR3缓存模块总容量为4GB，由两个缓存区组成，每个缓存区包含4片DDR3存储颗粒，并采用fly-by拓扑结构与FPGA的IO Bank相连，每片DDR3颗粒读写位宽为8bit，每个存储区读写位宽为32bit，DDR3颗粒采用Micron公司的MT41J512M8RH-187E，单片容量为512MB；
所述PROM配置模块支持并行配置的Master BPI方式，采用16位的数据宽度，提供高速的配置文件加载，采用容量为128Mb的Xilinx专用的Platform Flash XL存储器，型号为XCF128XFTG64C。
2.根据权利要求1所述的一种万兆以太网采集与预处理设备，其特征在于，所述电源模块采用直接从PCIe金手指取12V电压的方案，无需额外的电源连接线路，12V电压经过三组DC/DC电源模块和两组LDO电源模块后，得到1.5V、1V、2.5V、3.3V和1.8V的电压，分别提供给DDR3缓存模块、FPGA内核、FPGA的I/O、SFP+光网络接口模块和PROM配置模块使用，提供给DDR3缓存模块的1.5V电压还需经过两组内存终端稳压器后得到0.75V电压，再提供给两组DDR3颗粒，提供给SFP+光网络接口模块的3.3V电压再经过两组瞬态响应线性电压调节器后得到1V和1.2V电压，并提供给FPGA内部GTH模块使用，采用的DC/DC芯片为Linear公司的LTM4627，采用的LDO芯片为Linear公司的LTI764，采用的内存终端稳压器为TI公司的TPS51200，采用的瞬态响应线性调电压节器为Linear公司的LT3070。
3.根据权利要求1所述的一种万兆以太网采集与预处理设备，其特征在于，所述时钟模块由差分晶振提供的156.25MHz差分时钟和来自PCIe金手指接口的100MHz差分时钟组成，由差分晶振产生的156.25MHz差分时钟经过时钟分路器分成两路156.25MHz差分信号，一路作为FPGA的主时钟源，另一路156.25MHz时钟提供给FPGA内部的GTH模块，由PCIe金手指接口提供的100MHz时钟信号也经过时钟分路器分成两路，其中一路直接提供给FPGA，另一路送入专用的PCIe时钟合成/抖动衰减器，产生满足PCIe要求的250MHz时钟信号，随后也将该信号送入FPGA，采用的时钟分路器为IDT公司的ICS854104AGLFT，采用的时钟合成/抖动衰减器为IDT公司的ICS874001AGI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821714843.8U CN209103283U (zh) | 2018-10-23 | 2018-10-23 | 一种万兆以太网采集与预处理设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821714843.8U CN209103283U (zh) | 2018-10-23 | 2018-10-23 | 一种万兆以太网采集与预处理设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209103283U true CN209103283U (zh) | 2019-07-12 |
Family
ID=67156027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821714843.8U Active CN209103283U (zh) | 2018-10-23 | 2018-10-23 | 一种万兆以太网采集与预处理设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209103283U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111078626A (zh) * | 2019-12-04 | 2020-04-28 | 北京航天福道高技术股份有限公司 | 用于大数据传输的高速通信子母板卡及其使用方法 |
| CN112600857A (zh) * | 2020-12-29 | 2021-04-02 | 北京神州飞航科技有限责任公司 | 一种基于fpga的srio与千兆网互联装置 |
| CN113377051A (zh) * | 2021-06-18 | 2021-09-10 | 华东师范大学 | 一种基于fpga的网络安全防护设备 |
| CN113612908A (zh) * | 2021-07-30 | 2021-11-05 | 湖北三江航天万峰科技发展有限公司 | 一种基于fpga的图像采集及显示装置 |
-
2018
- 2018-10-23 CN CN201821714843.8U patent/CN209103283U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111078626A (zh) * | 2019-12-04 | 2020-04-28 | 北京航天福道高技术股份有限公司 | 用于大数据传输的高速通信子母板卡及其使用方法 |
| CN111078626B (zh) * | 2019-12-04 | 2024-05-10 | 北京航天福道高技术股份有限公司 | 用于大数据传输的高速通信子母板卡及其使用方法 |
| CN112600857A (zh) * | 2020-12-29 | 2021-04-02 | 北京神州飞航科技有限责任公司 | 一种基于fpga的srio与千兆网互联装置 |
| CN113377051A (zh) * | 2021-06-18 | 2021-09-10 | 华东师范大学 | 一种基于fpga的网络安全防护设备 |
| CN113377051B (zh) * | 2021-06-18 | 2022-04-05 | 华东师范大学 | 一种基于fpga的网络安全防护设备 |
| CN113612908A (zh) * | 2021-07-30 | 2021-11-05 | 湖北三江航天万峰科技发展有限公司 | 一种基于fpga的图像采集及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN209103283U (zh) | 一种万兆以太网采集与预处理设备 | |
| CN103946803B (zh) | 具有高效工作排队的处理器 | |
| US9164937B2 (en) | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system | |
| CN107466418A (zh) | 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器 | |
| CN104541256B (zh) | 智能远存储器带宽缩放 | |
| Hayes et al. | DPICO: a high speed deep packet inspection engine using compact finite automata | |
| CN106095334B (zh) | 一种基于fpga的高速数据采集存储系统 | |
| WO2013090363A2 (en) | Method and apparatus for low latency data distribution | |
| Ma | A review on cloud computing development | |
| CN102970190B (zh) | 一种网络流量监测系统 | |
| CN206962832U (zh) | 基于fpga高性能采集卡的网络数据审计系统 | |
| CN109948373A (zh) | 一种多方业务数据交互方法 | |
| CN206759484U (zh) | Fc存储安全网关 | |
| EP3101843B1 (en) | Capturing network data to provide to a data analyser | |
| CN202979014U (zh) | 网络隔离装置 | |
| US10102168B2 (en) | Scalable low-latency mesh interconnect for switch chips | |
| CN107451246A (zh) | 一种适用于大型城市的信息资源一体化处理系统 | |
| CN111737178B (zh) | 一种计算机内存取证方法、设备及内存取证分析系统 | |
| Yoshimi et al. | An FPGA-based tightly coupled accelerator for data-intensive applications | |
| CN208013953U (zh) | 一种大数据安全存储系统 | |
| CN216927600U (zh) | 一种网络数据计算系统及内置该系统的服务器 | |
| Wang | [Retracted] Research on University Financial Accounting Management System Based on Big Data and Blockchain Data Fusion | |
| CN102685217A (zh) | 可弹性应用的云端系统 | |
| CN109616149A (zh) | 一种eMMC主机控制器、eMMC控制系统及控制方法 | |
| Han et al. | A multifunctional full-packet capture and network measurement system supporting nanosecond timestamp and real-time analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221129 Address after: 621000 National University Science Park, Southwest University of science and technology, Fucheng District, Mianyang City, Sichuan Province Patentee after: Sichuan Biaofeng Technology Co.,Ltd. Address before: 621010, No. 59, Qinglong Avenue, Fucheng District, Sichuan, Mianyang Patentee before: Southwest University of Science and Technology |
|
| TR01 | Transfer of patent right |