CN209028160U - 一种基于输电线路行波故障的记录装置 - Google Patents

Abstract

本实用新型提供一种基于输电线路行波故障的记录装置，其包括电源板、开关量输入板、行波信号输入板、数据处理板、采集板和管理机单元，所述电源板、所述开关量输入板和所述行波信号输入板分别通过背板数据总线与所述采集板和所述数据处理板相连接，所述数据处理板和所述采集板相连接，所述数据处理板进一步通过以太网和所述管理机单元相连接。本实用新型的基于输电线路行波故障的记录装置具有测距精度高的优点。

Description

一种基于输电线路行波故障的记录装置

技术领域

本实用新型涉及故障测距领域，特别是涉及一种输电线路行波的故障记录装置。

背景技术

作为电力系统的主干，超高压输电线路不仅担负着传送巨大功率的任务，还作为各大电网联网运行的联络线使用，其运行的可靠性影响着整个电力系统的供电可靠性；而输电线路工作环境又极为恶劣，暴露于风雨，穿行于山野，是电力系统中发生故障最多的地方，而且极难查找。因此，在线路发生故障后迅速准确地找到故障点，不仅对及时修复线路和快速恢复供电，而且对整个电力系统的安全稳定和经济运行都有十分重要的作用。

传统的基于稳态量的故障测距方法容易受过渡电阻、短路类型、线路结构、 TA饱和等影响，测距效果往往不理想，传统稳态故障测距方法远不能满足电力系统运行需求。

目前国内测距电流行波法，与传统的基于工频量的故障定位技术相比，基于行波的故障定位技术定位精度高，而且不易受系统运行方式、PT饱和、过渡电阻、线路分布电容的影响。但是行波信号采集和鉴别行波波头方面受到一定程度的限制。行波信号采集是通过二次测的电流信号，提取行波信号时容易受一次互感器、二次互感器采样精度的影响，在实际使用中测距精度不理想，并且不能使用于数字变电站；另外采用软件算法鉴别行波波头，通过软件算法鉴别波头时，缺点是通过软件算法鉴别波头时，受采样精度影响较大，采样率低时，采集不到波头，采样率高时，软件分析数据量很大(通过估算5MHZ的采样率，96个通道，10s就能产生12GB左右的数据)，分析不及时会漏掉波头，同时采样数据里面掺杂各种信号，影响行波波头的鉴别。

实用新型内容

本实用新型所要解决的技术问题是弥补上述现有技术的缺陷，提供一种基于电压行波的故障测距装置。

本实用新型为了解决其技术问题所采用的技术方案是：

一种基于输电线路行波故障的记录装置，其包括电源板、开关量输入板、行波信号输入板、数据处理板、采集板和管理机单元，所述电源板、所述开关量输入板和所述行波信号输入板分别通过背板数据总线与所述采集板和所述数据处理板相连接，所述数据处理板和所述采集板相连接，所述数据处理板进一步通过以太网和所述管理机单元相连接。

进一步地，所述开关量输入板包括多路光电隔离器、与所述多路光电隔离器连接的抗电压干扰电路、第一级缓冲器、复杂可编程逻辑器件CPLD以及第二级缓冲器，所述第一级缓冲器设置在所述抗电压干扰电路与所述复杂可编程逻辑器件CPLD之间，所述第二级缓冲器设置在所述复杂可编程逻辑器件CPLD与所述背板数据总线之间。

进一步地，所述多路光电隔离器采用TLP121器件，所述抗电压干扰电路是包括瞬变电压抑制二极管的抗电压干扰电路，所述第一级缓冲器采用四片通用缓冲器74LS245；所述第二级缓冲器采用二片通用缓冲器74LS245。

进一步地，所述行波信号输入板包括4路故障行波信号监测电路、3路3U0 信号监测电路和与所述4路故障行波信号监测电路、所述3路3U0信号监测电路相连接的连接的现场可编程门阵列FPGA。

进一步地，所述现场可编程门阵列FPGA型号为5CEBA2F17I7N。

进一步地，所述采集板采用FPGA模块实现，所述FPGA模块的型号为 XC6SLX45T-2FGG484I。

进一步地，所述数据处理板包括闪存mSATA卡/硬盘、四个网口、GPIO接口和与所述闪存mSATA卡/硬盘、四个网口、GPIO接口相连接的CPU处理模块。

进一步地，所述CPU处理模块的型号为J1900，所述GPIO接口的驱动芯片型号为SN74LVC8T24。

与现有技术相比较，本实用新型的基于输电线路行波故障的记录装置，包括电源板、开关量输入板、行波信号输入板、数据处理板、采集板和管理机单元，所述电源板、所述开关量输入板和所述行波信号输入板分别通过背板数据总线与所述采集板和所述数据处理板相连接，所述数据处理板和所述采集板相连接，所述数据处理板进一步通过以太网和所述管理机单元相连接，采用行波故障测距原理，利用专用的暂态电压传感器，从一次侧提取故障行波信息，彻底摆脱了传统故障测距技术对互感器的依赖，通过守时算法可靠保证对时及守时精度，利用暂态电压行波故障行波信息辨识技术实现硬件直接鉴别波头，避免了由软件算法带来延时及误差，大大的降低了系统的测距误差，其优越的故障测距性能能进一步缩短故障查找时间，减少停电损失。

附图说明

图1是本实用新型实施例的基于输电线路行波故障的记录装置的组成方框图；

图2是图1中的开关量信号输入板的组成方框图；

图3是图1中的行波信号输入板的组成方框图；

图4是图1中的采集板的组成方框图；

图5是图1中的数据处理板的组成方框图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，本实用新型实施例提供的基于输电线路行波故障的记录装置，包括电源板、开关量输入板、行波信号输入板、数据处理板、采集板和管理机单元，所述电源板、所述开关量输入板和所述行波信号输入板分别通过背板数据总线与所述采集板和所述数据处理板相连接，所述数据处理板和所述采集板相连接，所述数据处理板进一步通过以太网和所述管理机单元相连接。

所述电源板输入AC/DC220V或者AC/DC110V的电压，再由电源隔离模块转换为+24V、+12V、+5V的电压输出，为所述故障记录装置提供电源。

所述管理机单元是嵌入式计算机，包括嵌入式微处理器、外围硬件设备、 Linux操作系统，以及安装了输电线路行波故障记录装置的客户端后台管理应用程序，后台管理程序的功能包括文件管理、定值配置、查看历史记录、数据保存、数据显示、打印等功能。

如图2所示，所述开关信号输入板包括多路光电隔离器、与多路光电隔离器连接的抗电压干扰电路、第一级缓冲器、CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)以及第二级缓冲器，第一级缓冲器设置在抗电压干扰电路与CPLD之间，第二级缓冲器设置在CPLD与背板数据总线之间。所述开关信号输入板用于接收母线下电流出线的开关信号，所述开关信号来自外部接入的辅助出线开关触点信号。多路光电隔离器是TLP121器件，将外部输入电压信号量隔离转换为5V的TTL电平进入系统，以隔离外部输入信号干扰。

所述第一级缓冲器是四片通用缓冲器74LS245，将32个信号分为4组八路信号，总线选择信号经所述CPLD译码选中其中的2组数据缓冲，以满足16位的数据总线形式，32路信号开关量数据都能被系统采集，并由16位数据总线经背板总线将此信号送至采集板。所述第二级缓冲器是二片通用缓冲器 74LS245，对未经CPLD译码选中的另外2组数据缓冲。

所述抗电压干扰电路，是包括型号为P6SMB43CA的TVS二极管的抗电压干扰电路，对进入系统的开关量通过TVS二极管完成抗电压干扰功能。所述第一级缓冲器是八片通用缓冲器74LS245，将32个信号分为4组八路信号，总线选择信号经芯片型号为EPM3032ATC44的CPLD译码选中其中的2组数据缓冲，以满足16位的数据总线形式，32路信号开关量数据都能被系统采集，并由16位数据总线经背板总线将此信号送至所述采集板。所述第二级缓冲器是二片通用缓冲器74LS245，对未经CPLD译码选中的另外2组数据缓冲。

如图3所示，所述行波信号输入板包括现场可编程门阵列FPGA、4路故障行波信号检测电路和3路3U0信号检测电路，其预留了四个BNC头用于连接行波传感器，6位凤凰端子用于接入3U0信号，所述行波信号输入板解码处理器板广播的对时信号，采集行波故障信号和3U0故障信号，标记故障突变时刻并实现故障数据的本地暂存，通过背板通讯上传故障数据。所述现场可编程门阵列FPGA型号为5CEBA2F17I7N。

在所述行波信号输入板接收到暂态电压行波传感器发送过来的信号后，对行波波头进行检测，辨识行波波头。采用行波的变化率、上升或下降时间和波头的幅值进行判断。行波变化率用来检测行波波头到达的最初时刻，上升或下降时间和波头的幅值用来对行波波形进行检测。为防止由于电磁干扰等未造成线路故障的冲击波频繁地启动行波定位装置，应考虑根据线路故障产生的行波的特点来进行整定计算。

经反复仿真分析和试验，并参照国外经验，变化率整定值可为 0.01P·U/μs～0.1P·U/μs，时间整定值可为1μs～10μs，所述幅值整定值为，其中 P·U为标么值。对行波的正、负极性波头分别采用两个并列的回路进行检测。通常整定置设置为：变化率电平0.3V；上升时间10μs；峰值电平1V。对于正极性行波，当行波变化率电平高于0.3V，产生行波波头突变信号，保持 10μs，在此10μs期间，如果有大于1V的行波波头出现，则确定为故障行波，产生正极性行波波头检测信号，并保持行波波头突变信号和行波波头检测信号 1ms，以防止反射和折射行波的多次触发。对于负极性行波，当行波变化率电平低于-0.3V，产生行波波头突变信号，保持10μs，在此10μs期间，如果有小于-1V行波波头出现，则确定为故障行波，产生一负极性行波波头检测信号，并保持行波波头突变信号和行波波头检测信号1ms，以防止反射和折射行波的多次触发。该行波波头检测回路能对行波波头极性进行检测，可进一步用于行波保护。

如图4所示，所述采集板采用FPGA模块实现，所述FPGA模块与所述背板数据总线连接进行通讯并采集开关量数据和行波数据，通过以太网口向数据处理板发送数据；FPGA模块内部还集成有对时电路，所述对时电路是系统统一的同步时钟电路，带有GPS同步时钟功能，同时具有4路继电器输出功能。

FPGA模块的芯片型号为XC6SLX45T-2FGG484I，其从背板数据总线读取离散电压、电流数据，并根据GPS时间对每个采样点打上绝对时标，按预定义的数据结构类型打好数据包，通过网口发送给数据处理板。

所述对时电路，实现GPS对时功能，为产生高精度时钟信号，采用计数器和比较器对高精度晶振进行分频，产生晶振秒时钟信号。并由FPGA对比较值进行修正，产生修正后的秒时钟。通过锁存器锁存GPS秒时钟的到达时刻，即修正后的秒时钟与GPS秒时钟的相位差。通过对该相位差和比较值的修正值分析，产生GPS秒时钟和晶振秒时钟的偏差序列。该偏差包括GPS时钟的随机漂移误差和晶振的累计误差；采用一元二次回归分析模型对两种误差进行估计，分离出各自误差；并对晶振累计误差进行修正，构造出一种简便的高精度时钟发生装置。比较值每秒设置一次，由前n次测量的GPS秒时钟误差和前n次设置的比较值历史数据计算本次将要设置的比较值。

行波到达时刻的记录过程由硬件在100μs内完成。考虑一定的余度，并考虑有效消除行波多次反射、折射产生的干扰信号，装置能够连续记录的相邻两次行波的间隔设计在1ms范围内。

所述FPGA模块还提供4路继电器输出功能，在装置运行时，接收到数据处理通过GPIO发送的装置自检信息时，通过继电器对外发送该装置的运行状态，输出信息为启动、异常、故障、失电。

如图5所示，所述数据处理板包括闪存mSATA卡和/或硬盘、四个网口、GPIO 接口的CPU处理模块。所述数据处理板通过所述以太网口接收所述采集板上送的数据，接收数据后进行运算，数据存储，通过网口将运算好的数据按预定义的数据结构发送给后台管理单元以及调度数据网，同时还有CRT显示，键盘鼠标输入的功能。

综上所述，本实用新型的基于输电线路行波故障的记录装置，包括电源板、开关量输入板、行波信号输入板、数据处理板、采集板和管理机单元，所述电源板、所述开关量输入板和所述行波信号输入板分别通过背板数据总线与所述采集板和所述数据处理板相连接，所述数据处理板和所述采集板相连接，所述数据处理板进一步通过以太网和所述管理机单元相连接，采用行波故障测距原理，利用专用的暂态电压传感器，从一次侧提取故障行波信息，彻底摆脱了传统故障测距技术对互感器的依赖，通过守时算法可靠保证对时及守时精度，利用暂态电压行波故障行波信息辨识技术实现硬件直接鉴别波头，避免了由软件算法带来延时及误差，大大的降低了系统的测距误差，其优越的故障测距性能能进一步缩短故障查找时间，减少停电损失。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种基于输电线路行波故障的记录装置，其特征在于：包括电源板、开关量输入板、行波信号输入板、数据处理板、采集板和管理机单元，所述电源板、所述开关量输入板和所述行波信号输入板分别通过背板数据总线与所述采集板和所述数据处理板相连接，所述数据处理板和所述采集板相连接，所述数据处理板进一步通过以太网和所述管理机单元相连接。

2.如权利要求1所述的基于输电线路行波故障的记录装置，其特征在于：所述开关量输入板包括多路光电隔离器、与所述多路光电隔离器连接的抗电压干扰电路、第一级缓冲器、复杂可编程逻辑器件CPLD以及第二级缓冲器，所述第一级缓冲器设置在所述抗电压干扰电路与所述复杂可编程逻辑器件CPLD之间，所述第二级缓冲器设置在所述复杂可编程逻辑器件CPLD与所述背板数据总线之间。

3.如权利要求2所述的基于输电线路行波故障的记录装置，其特征在于：所述多路光电隔离器采用TLP121器件，所述抗电压干扰电路是包括瞬变电压抑制二极管的抗电压干扰电路，所述第一级缓冲器采用四片通用缓冲器74LS245；所述第二级缓冲器采用二片通用缓冲器74LS245。

4.如权利要求1所述的基于输电线路行波故障的记录装置，其特征在于：所述行波信号输入板包括4路故障行波信号监测电路、3路3U0信号监测电路和与所述4路故障行波信号监测电路、所述3路3U0信号监测电路相连接的连接的现场可编程门阵列FPGA。

5.如权利要求4所述的基于输电线路行波故障的记录装置，其特征在于：所述现场可编程门阵列FPGA型号为5CEBA2F17I7N。

6.如权利要求1所述的基于输电线路行波故障的记录装置，其特征在于：所述采集板采用FPGA模块实现，所述FPGA模块的型号为XC6SLX45T-2FGG484I。

7.如权利要求1所述的基于输电线路行波故障的记录装置，其特征在于：所述数据处理板包括闪存mSATA卡/硬盘、四个网口、GPIO接口和与所述闪存mSATA卡/硬盘、四个网口、GPIO接口相连接的CPU处理模块。

8.如权利要求7所述的基于输电线路行波故障的记录装置，其特征在于：所述CPU处理模块的型号为J1900，所述GPIO接口的驱动芯片型号为SN74LVC8T24。