CN208986864U - 一种防止有刷电机共态导通电路 - Google Patents

Abstract

本实用新型提供了一种防止有刷电机共态导通电路，涉及电机控制技术领域。该防止有刷电机的第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路依次电连接，第一逻辑芯片用于与一信号源电连接，以接收信号源输入的两对互补信号，第一逻辑芯片用于对信号源进行处理，以当互补信号为共态导通信号时，生成反向信号，第二逻辑芯片用于对信号源输出的信号进行反向处理，并将处理后的信号传输至第三逻辑芯片，驱动电路还用于与一有刷电机电连接，驱动电路用于在第三逻辑芯片处于使能状态时控制有刷电机工作。本实用新型提供的防止有刷电机共态导通电路具有防止在共态导通现象下功率管烧坏的优点。

Description

一种防止有刷电机共态导通电路

技术领域

本实用新型涉及电机控制技术领域，具体而言，涉及一种防止有刷电机共态导通电路。

背景技术

随着智能设备的发展和应用，有刷电机作为一种常见的电动执行单元，得到越来越多的广泛应用。其中在日常的硬件调试中，由于前期的电路设计不当或软件错乱以及器件自身质量等原因，有时会出现共态导通的这种现象，从而导致功率管烧坏。

有鉴于此，如何解决上述问题，是本领域技术人员关注的重点。

实用新型内容

本实用新型的目的在于提供一种防止有刷电机共态导通电路，以解决现有技术中有刷电机在使用过程中出现共态导通的现象，导致功率管烧坏的问题。

本实用新型的目的还在于提供一种应用上述防止有刷电机共态导通电路的电子装置。

本实用新型是这样实现的：

本实施新型实施例提供了一种防止有刷电机共态导通电路，所述防止有刷电机共态导通电路包括第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路，所述第一逻辑芯片、所述第二逻辑芯片、所述第三逻辑芯片以及所述驱动电路依次电连接，所述第一逻辑芯片用于与一信号源电连接，以接收所述信号源输入的两对互补信号，所述第一逻辑芯片用于对所述信号源进行处理，以当所述互补信号为共态导通信号时，生成反向信号，所述第二逻辑芯片用于对所述信号源输出的信号进行反向处理，并将处理后的信号传输至所述第三逻辑芯片，所述驱动电路还用于与一有刷电机电连接，所述驱动电路用于在所述第三逻辑芯片处于使能状态时控制所述有刷电机工作；

进一步地，所述防止有刷电机共态导通电路还包括肖基特二极管组件，所述第一逻辑芯片、所述肖基特二极管组件以及所述第二逻辑芯片依次电连接。

进一步地，所述第一逻辑芯片包括第一与非门、第二与非门、第三与非门以及第四与非门，所述第一与非门的输入端与信号源的第一对互补信号连接，所述第二与非门的输入端与信号源的第二对互补信号连接，所述第三与非门的输入端接地，所述第四与非门的输入端空载，所述第一与非门、所述第二与非门、所述第三与非门以及所述第四与非门的输出端均与所述肖基特二极管组件电连接。

进一步地，所述肖基特二极管组件包括第一二极管、第二二极管、第三二极管以及第四二极管，所述第一与非门的输出端与所述第一二极管的负极电连接，所述第二与非门的与所述第四二极管电连接，所述第三与非门的输出端与所述第三二极管的负极电连接，所述第四与非门的输出端与所述第二二极管的负极电连接，所述第一二极管、所述第二二极管、所述第三二极管以及所述第四二极管的正极均分别与一电源以及所述第二逻辑芯片电连接。

进一步地，所述第二逻辑芯片包括第一非门，所述第一非门的输入端与所述第一二极管、第二二极管、第三二极管以及第四二极管的正极均电连接，所述第一非门的输出端与所述第三逻辑芯片的使能端电连接。

进一步地，所述防止有刷电机共态导通电路还包括示警单元，所述示警单元与所述第一逻辑芯片电连接，所述示警单元用于在所述两对互补信号中出现共态导通信号时进行示警。

进一步地，所述示警单元包括第二非门、电阻以及发光二极管，所述第二非门的输入端与所述第一逻辑芯片的输出端电连接，所述第二非门的输出端与所述电阻、所述发光二极管串联后接地。

进一步地，所述示警单元还包括电容，所述电容的一端与所述第二非门的输出端电连接，所述电容的另一端接地。

进一步地，所述第一逻辑芯片的型号包括SN74HCT00PW，所述第二逻辑芯片的型号包括SN74LVC2G04DBVR，所述第三逻辑芯片的型号包括SN74HCT245PWR。

进一步地，所述第三逻辑芯片用于在使能端接收到低电平信号时处于使能状态，且用于在使能端接收到高电平信号时处于禁能状态。

相对现有技术，本实用新型具有以下有益效果：

本实用新型提供一种防止有刷电机共态导通电路，该防止有刷电机共态导通电路包括第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路，第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路依次电连接，第一逻辑芯片用于与一信号源电连接，以接收信号源输入的两对互补信号，第一逻辑芯片用于对信号源进行处理，以当互补信号为共态导通信号时，生成反向信号，第二逻辑芯片用于对信号源输出的信号进行反向处理，并将处理后的信号传输至第三逻辑芯片，驱动电路还用于与一有刷电机电连接，驱动电路用于在第三逻辑芯片处于使能状态时控制有刷电机工作。其中，由于在有刷电机的使用中，当信号源出现中的任意一对互补信号出现共态导通信号时，对其第一逻辑芯片将对其进行反向处理，用时将第二逻辑芯片会对信号再次反向，进而使第三逻辑芯片的使能端接收到的为禁能信号，第三逻辑芯片处于不工作状态，因此避免了两对互补信号直接通过第三逻辑芯片从而引起整个电路出现共态导通现象，导致输出大电流把驱动电路中的功率管烧坏。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1示出了本实用新型实施例所提供的防止有刷电机共态导通电路的模块示意图。

图2示出了本实用新型实施例所提供的防止有刷电机共态导通电路的原理图。

图3示出了本实用新型实施例所提供的防止有刷电机共态导通电路的第一逻辑芯片与第二逻辑芯片的电路图。

图4示出了本实用新型实施例所提供的第三逻辑芯片的电路图。

图标：100-防止有刷电机共态导通电路；110-第一逻辑芯片；120-第二逻辑芯片；130-第三逻辑芯片；140-驱动电路；150-肖基特二极管组件；160-示警单元。

具体实施方式

下面将结合本实用新型实施例中附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

下面结合附图，对本实用新型的一些实施方式做详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

第一实施例

请参阅图1，本实用新型实施例提供了一种防止有刷电机共态导通电路100，该防止有刷电机共态导通电路100包括第一逻辑芯片110、肖基特二极管组件150、第二逻辑芯片120、第三逻辑芯片130以及驱动电路140，第一逻辑芯片110、肖基特二极管组件150、第二逻辑芯片120、第三逻辑芯片130以及驱动电路140依次电连接。

在本实施例中，第一逻辑芯片110的型号为SN74HCT00PW，第二逻辑芯片120的型号为SN74LVC2G04DBVR，第三逻辑芯片130的型号为SN74HCT245PWR。当然地，在其它的一些实施例中，也可以使用其它信号的逻辑芯片，本实施例对此并不做任何限定。并且，第一逻辑芯片110用于与一信号源电连接，以接收信号源输入的两对互补信号，第一逻辑芯片110用于对信号源进行处理，以当互补信号为共态导通信号时，生成反向信号，第二逻辑芯片120用于对信号源输出的信号进行反向处理，并将处理后的信号传输至第三逻辑芯片130，同时驱动电路140还用于与一有刷电机电连接，驱动电路140用于在第三逻辑芯片130处于使能状态时控制有刷电机工作，而当第三逻辑芯片130处于禁能状态下时，驱动电路140不会工作，从而避免了当出现共态导通现象时，第三逻辑芯片130不会输出大电流把驱动电路140中的功率管烧坏的情况，进而保护了驱动电路140中的功率管。

具体地，在本实施例中，共态导通指针对信号源的同一对互补信号而言，当两个互补信号均为高电平信号时，此时即为共态导通状态，当第三逻辑芯片130依据共态导通状态的信号进行工作时，则会出大电流，可能会导致驱动电路140中的MOS管烧坏。本实施例提供的第一逻辑芯片110包括第一与非门、第二与非门、第三与非门以及第四与非门，第一与非门的输入端与信号源的第一对互补信号连接，第二与非门的输入端与信号源的第二对互补信号连接，第三与非门的输入端与信号源的第两对互补信号连接，第四与非门的输入端空载，其中，第一与非门、第二与非门、第三与非门以及第四与非门的输出端均与肖基特二极管组件150电连接。同时，本实施例所述的互补信号均为互补的PWM信号。

当一对互补信号中两个信号均为高电平时，根据与非门的原理可知，与非门的输出端会输出低电平，而当一对互补信号中两个信号中任意一个信号为地点平时，通过与非门将两个信号做于再做非后，与非门的输出端会输出高电平。

同时，低电平信号在经过肖特基二极管组件后还是保持低电平状态，高电平信号在经过肖特基二极管组件后还是保持高电平状态。其中，本实施例的肖特基二极管组件的型号为BAS70-06，当然地，在其它的一些实施例中，也可以使用其它的型号看，本实施例对此并不做任何限定。

具体地，肖基特二极管组件150包括第一二极管、第二二极管、第三二极管以及第四二极管，第一与非门的输出端与第一二极管的负极电连接，第二与非门的与第四二极管电连接，第三与非门的输出端与第三二极管的负极电连接，第四与非门的输出端与第二二极管的负极电连接，第一二极管、第二二极管、第三二极管以及第四二极管的正极均分别与一电源以及第二逻辑芯片120电连接。

同时，第二逻辑芯片120包括第一非门，第一非门的输入端与第一二极管、第二二极管、第三二极管以及第四二极管的正极均电连接，第一非门的输出端与第三逻辑芯片130的使能端电连接。

依据非门的工作原理，当输入端为低电平信号时，则输出端为高电平信号，而当输入端为高电平信号时，则输出端为低电平信号。在本实施例中，第三逻辑芯片130的使能端为高电平禁能，低电平使能。当使能端接收到低电平信号时，第三逻辑芯片130正常工作，并且输出电流以使驱动电路140工作，驱动有刷电机工作，而当使能端接收到高电平信号时，第三逻辑芯片130处于不工作状态，此时第三逻辑芯片130不会输出电流至驱动电路140，进而保护了驱动电路140的MOS管。

进一步地，在本实施例中，为了使工作人员能够及时了解电路中出现了共态导通的情况，在本实施例中，防止有刷电机共态导通电路100还包括示警单元160，示警单元160与第一逻辑芯片110电连接，示警单元160用于在两对互补信号中出现共态导通信号时进行示警。

具体地，示警单元160包括第二非门、电阻以及发光二极管，第二非门的输入端与第一逻辑芯片110的输出端电连接，第二非门的输出端与电阻、发光二极管串联后接地。当电路出现共态导通状态时，则发光二极管中有电流流过，此时发光二极管点亮，能够使工作人员即使了解电路情况，并作出相应的措施。

进一步地，示警单元160还包括电容，电容的一端与第二非门的输出端电连接，电容的另一端接地。其中，电容能够起到滤波的作用，同时，电容的一端还与故障端口连接，进而能够上传故障信息。

综上所述，本实用新型提供一种防止有刷电机共态导通电路，该防止有刷电机共态导通电路包括第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路，第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路依次电连接，第一逻辑芯片用于与一信号源电连接，以接收信号源输入的两对互补信号，第一逻辑芯片用于对信号源进行处理，以当互补信号为共态导通信号时，生成反向信号，第二逻辑芯片用于对信号源输出的信号进行反向处理，并将处理后的信号传输至第三逻辑芯片，驱动电路还用于与一有刷电机电连接，驱动电路用于在第三逻辑芯片处于使能状态时控制有刷电机工作。其中，由于在有刷电机的使用中，当信号源出现中的任意一对互补信号出现共态导通信号时，对其第一逻辑芯片将对其进行反向处理，用时将第二逻辑芯片会对信号再次反向，进而使第三逻辑芯片的使能端接收到的为禁能信号，第三逻辑芯片处于不工作状态，因此避免了两对互补信号直接通过第三逻辑芯片从而引起整个电路出现共态导通现象，导致输出大电流把驱动电路中的功率管烧坏。

在本实用新型的描述中，需要说明的是，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为指示或暗示相对重要性。以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种防止有刷电机共态导通电路，其特征在于，所述防止有刷电机共态导通电路包括第一逻辑芯片、第二逻辑芯片、第三逻辑芯片以及驱动电路，所述第一逻辑芯片、所述第二逻辑芯片、所述第三逻辑芯片以及所述驱动电路依次电连接，所述第一逻辑芯片用于与一信号源电连接，以接收所述信号源输入的两对互补信号，所述第一逻辑芯片用于对所述信号源进行处理，以当所述互补信号为共态导通信号时，生成反向信号，所述第二逻辑芯片用于对所述信号源输出的信号进行反向处理，并将处理后的信号传输至所述第三逻辑芯片，所述驱动电路还用于与一有刷电机电连接，所述驱动电路用于在所述第三逻辑芯片处于使能状态时控制所述有刷电机工作。

2.如权利要求1所述的防止有刷电机共态导通电路，其特征在于，所述防止有刷电机共态导通电路还包括肖基特二极管组件，所述第一逻辑芯片、所述肖基特二极管组件以及所述第二逻辑芯片依次电连接。

3.如权利要求2所述的防止有刷电机共态导通电路，其特征在于，所述第一逻辑芯片包括第一与非门、第二与非门、第三与非门以及第四与非门，所述第一与非门的输入端与信号源的第一对互补信号连接，所述第二与非门的输入端与信号源的第二对互补信号连接，所述第三与非门的输入端接地，所述第四与非门的输入端空载，所述第一与非门、所述第二与非门、所述第三与非门以及所述第四与非门的输出端均与所述肖基特二极管组件电连接。

4.如权利要求3所述的防止有刷电机共态导通电路，其特征在于，所述肖基特二极管组件包括第一二极管、第二二极管、第三二极管以及第四二极管，所述第一与非门的输出端与所述第一二极管的负极电连接，所述第二与非门的与所述第四二极管电连接，所述第三与非门的输出端与所述第三二极管的负极电连接，所述第四与非门的输出端与所述第二二极管的负极电连接，所述第一二极管、所述第二二极管、所述第三二极管以及所述第四二极管的正极均分别与一电源以及所述第二逻辑芯片电连接。

5.如权利要求4所述的防止有刷电机共态导通电路，其特征在于，所述第二逻辑芯片包括第一非门，所述第一非门的输入端与所述第一二极管、第二二极管、第三二极管以及第四二极管的正极均电连接，所述第一非门的输出端与所述第三逻辑芯片的使能端电连接。

6.如权利要求1所述的防止有刷电机共态导通电路，其特征在于，所述防止有刷电机共态导通电路还包括示警单元，所述示警单元与所述第一逻辑芯片电连接，所述示警单元用于在所述两对互补信号中出现共态导通信号时进行示警。

7.如权利要求6所述的防止有刷电机共态导通电路，其特征在于，所述示警单元包括第二非门、电阻以及发光二极管，所述第二非门的输入端与所述第一逻辑芯片的输出端电连接，所述第二非门的输出端与所述电阻、所述发光二极管串联后接地。

8.如权利要求7所述的防止有刷电机共态导通电路，其特征在于，所述示警单元还包括电容，所述电容的一端与所述第二非门的输出端电连接，所述电容的另一端接地。

9.如权利要求1所述的防止有刷电机共态导通电路，其特征在于，所述第一逻辑芯片的型号包括SN74HCT00PW，所述第二逻辑芯片的型号包括SN74LVC2G04DBVR，所述第三逻辑芯片的型号包括SN74HCT245PWR。

10.如权利要求1所述的防止有刷电机共态导通电路，其特征在于，所述第三逻辑芯片用于在使能端接收到低电平信号时处于使能状态，且用于在使能端接收到高电平信号时处于禁能状态。