CN208888299U - 一种磁钢信号处理系统 - Google Patents

Abstract

本实用新型公开了一种磁钢信号处理系统包括磁钢信号输入模块、综合处理控制模块、状态显示模块、主板信号处理模块和备板信号处理模块；电源模块分别为磁钢信号输入模块、主板信号处理模块、备板信号处理模块、综合处理控制模块、状态显示模块供电；磁钢信号输入模块的输入端连接多路磁钢输入信号，磁钢信号输出模块分别与主板信号处理模块、备板信号处理模块和综合处理控制模块相连，主板信号处理模块和备板信号处理模块的输出端分别连接综合处理控制模块和状态显示模块。本实用新型的磁钢信号输入模块在原有基础上增加第4通道，能够根据当前的噪声干扰动态调整信号的触发阈值，能够有效解决40KM/H左右监测车漏轴的问题，提高检测精度和准确度。

Description

一种磁钢信号处理系统

技术领域

本实用新型属于列车状态检测技术领域，特别涉及一种磁钢信号处理系统。

背景技术

目前铁路上的大多数厂家的磁钢都是交流无源磁钢，其工作原理近似于发电机与变压器，所以它对磁场变化相当敏感。很容易受到来自轨道变各种干扰源，例如电力电缆、变电所和同心圆钢轨汇流等设备的干扰，甚至在列车接近、及接车时也容易受到列车的强烈干扰，其表现在用示波器或者毫伏表接入磁钢，可以观察到高达数百毫伏甚至上伏的干扰带。

由于磁钢信号的背景干扰多，目前磁钢采集装置也能屏蔽大部分干扰，但是在大变速，超低速以及100公里以上的车速时，磁钢信号的稳定性存在问题，无法对磁钢信号进行准确判断和处理。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种能够解决信号多样性问题，不直接确定具体的信号阈值，根据当前的噪声干扰，动态调整信号的触发阈值，保证信号处理的完整性和准确性的磁钢信号处理系统。

本实用新型的目的是通过以下技术方案来实现的：一种磁钢信号处理系统，包括磁钢信号输入模块、信号处理模块、综合处理控制模块、状态显示模块和电源模块，所述信号处理模块包括主板信号处理模块和备板信号处理模块；

电源模块分别为磁钢信号输入模块、主板信号处理模块、备板信号处理模块、综合处理控制模块、状态显示模块供电；

磁钢信号输入模块的输入端连接多路磁钢输入信号，磁钢信号输出模块分别与主板信号处理模块、备板信号处理模块和综合处理控制模块相连，主板信号处理模块和备板信号处理模块的输出端分别连接综合处理控制模块和状态显示模块。

进一步地，所述磁钢信号输入模块包括四个信号处理通道：

S_CH1通道：高门限通道，用于对大幅度的干扰信号进行处理；当输入信号的脉宽大于2ms，幅度大于1.2V时触发本通道；

S_CH2通道：低门限通道1，用于处理信号幅度低于S_CH1通道门限的信号，当输入信号的脉冲大于20ms，幅度大于185mV时触发本通道；50Hz工频干扰信号的触发脉宽为20ms，因此将脉冲宽度阈值设置为20ms去除50Hz附近的工频干扰信号；由于列车高速运行，在正常波形后会出现阻尼振荡情况，通过最小轴距和最高适应速度得到信号的最小时间间隔，通过信号间最小时间间隔滤除磁钢信号阻尼振荡误触发，本通道的信号最小时间间隔采用50km/h车速时的信号最小时间间隔90ms；

S_CH3通道：低门限通道2，为工频滤波通道，当输入信号的脉宽大于50ms，幅度大于85mV时触发本通道；用于处理低速小信号情况下工频干扰淹没有效信号的极端情况，主要用于解决10km/h左右的干扰信号，其信号最小时间间隔为450ms；

S_CH4通道：噪声门限触发通道，用于处理40km/h时丢检测车问题，基于工频干扰信号不突变的前提跟踪干扰信号峰值，在接车过程中，截取有效触发信号前一段数据中的50Hz工频干扰信号并取该工频干扰信号峰值的2倍作为本通道的幅度阈值；该幅度阈值上限为S_CH1通道的门限，当计算得到的干扰信号峰值达到上限值时，直截屏蔽S_CH4通道的处理结果；在S_CH1未触发&&S_CH2触发并且脉宽小于25ms(主要增加该通道限制，25ms的列车速度就是在40km/h周围)时启动本通道的输出；

工频干扰主要在来车前最大，在车轮压过磁钢后，工频干扰幅度明显减小，检测车模拟轴前面至少有机车4个轴+车箱2个轴，模拟轴触发时干扰信号相对较小；工频干扰信号频率50HZ，周期为20ms，半个周期为10ms，在来车前无车轮信号的叠加，工频干扰的误触发顶多半个周期即10ms的脉宽，若有效信号与干扰信号同时触发，干扰信号可能会把有效信号给拉下去，采用10ms脉宽作为本通道的触发阈值。

S_CH1通道、S_CH2通道和S_CH4通道的输出分别与第一逻辑或电路的输入端相连，S_CH3通道的输出连接延时门控电路；第一逻辑或电路的输出分别连接第二逻辑或电路和延时门控电路，延时门控电路的输出与第二逻辑或电路相连，第二逻辑或电路的输出连接门控开关，门控开关的触发条件采用160km/h车速时的信号最小时间间隔25ms，门控开关的输出与主板信号处理模块、备板信号处理模块和综合处理控制模块相连。

进一步地，所述主板信号处理模块和备板信号处理模块分别包括第一信号差分放大电路、信号放大滤波器、第一4通道高速数模转换器、过零检测电路、FPGA和第一MCU；

第一信号差分放大电路的输入端与磁钢信号输入模块的输出端相连，第一信号差分放大电路的输出端分别连接信号放大滤波器和第一4通道高速数模转换器，信号放大滤波器的输出端与过零检测电路相连，第一4通道高速数模转换器和过零检测电路的输出分别与FPGA相连，FPGA的输出端与综合处理控制模块相连；FPGA与第一MCU互连。

进一步地，所述FPGA包括4通道AD驱动电路、信号边沿检测电路、信号峰值检测电路、4个通道判决模块、通道4使能电路和判决通道融合模块；所述第一MCU采用STM32芯片；FPGA和第一MCU通过FPGA-MCU通信接口进行数据交换；

4通道AD驱动电路的输入端与第一4通道高速数模转换器的输出端相连，4通道AD驱动电路的输出端分别连接第一通道判决模块、第二通道判决模块、第四通道判决模块和信号峰值检测电路；信号边缘检测电路的输入端与过零检测电路的输出端相连，信号边缘检测电路的输出端与第三通道判决模块相连；

第一通道判决模块、第二通道判决模块和第三通道判决模块的输出端分别与判决通道融合模块相连，第一通道判决模块、第二通道判决模块和第四通道判决模块的输出分别连接通道4使能电路；通道4使能电路的输出端与判决通道融合模块相连，判决通道融合模块的输出端与综合处理控制模块相连；

信号峰值检测电路的输出端通过FPGA-MCU通信接口连接STM32芯片，STM32芯片产生的触发阈值信号通过FPGA-MCU通信接口分别连接4个通道判决模块。

进一步地，所述综合处理模块包括第二差分信号放大电路、主板信号输出接口、备板信号输出接口、第二4通道高速数模转换器、数据存储器、第二MCU、主备切换电路、实时时钟电路、远程访问接口、数据传输电路、系统设置电路和信号转换输出电路；

第二差分信号放大电路的输入端与磁钢信号输入模块的输出端相连，第二差分信号放大电路的输出端通过第二4通道高速数模转换器连接第二MCU；主板信号处理模块的输出端通过主板信号输出接口分别连接第二MCU和主备切换模块，备板信号处理模块的输出端通过备板信号输出接口分别与第二MCU和主备切换模块相连；

MCU的输入端还与系统设置电路相连，MCU的输出端分别连接数据存储器、实时时钟电路、远程访问接口、数据传输电路和主备切换电路；主备切换电路的输出端通过信号转换输出电路输出磁钢电平。

本实用新型的有益效果是：

1、能够解决信号多样性问题，通过多种处理电路对磁钢信号进行处理，能够对磁钢信号中的各种干扰信号进行有效滤除，提高了检测的精度和准确度；

2、磁钢信号输入模块在原有基础上增加第4通道，不直接确定具体的信号阈值，而是根据当前的噪声干扰动态调整信号的触发阈值，能够有效解决40KM/H左右监测车漏轴的问题，保证信号处理的完整性和准确性；

3、将信号处理模块分成主板信号处理模块和备板信号处理模块，能够在一个模块出现故障时切换到另一模块，提高磁钢信号处理系统的可靠性。

附图说明

图1为本实用新型的磁钢信号处理系统结构示意图；

图2为本实用新型的磁钢信号输入模块结构示意图；

图3为本实用新型的主板信号处理模块和备板信号处理模块结构示意图；

图4为本实用新型的FPGA结构示意图；

图5为本实用新型的综合处理控制模块结构示意图。

具体实施方式

下面结合附图进一步说明本实用新型的技术方案。

如图1所示，一种磁钢信号处理系统，包括磁钢信号输入模块、信号处理模块、综合处理控制模块、状态显示模块和电源模块，所述信号处理模块包括主板信号处理模块和备板信号处理模块；

电源模块分别为磁钢信号输入模块、主板信号处理模块、备板信号处理模块、综合处理控制模块、状态显示模块供电；

磁钢信号输入模块的输入端连接多路磁钢输入信号，磁钢信号输出模块分别与主板信号处理模块、备板信号处理模块和综合处理控制模块相连，主板信号处理模块和备板信号处理模块的输出端分别连接综合处理控制模块和状态显示模块；综合处理控制模块的输出端与TFDS/THDS等设备相连。

如图2所示，所述磁钢信号输入模块包括四个信号处理通道：

S_CH1通道：高门限通道，用于对大幅度的干扰信号进行处理；当输入信号的脉宽大于2ms，幅度大于1.2V时触发本通道；当S_CH1通道输出时屏蔽S_CH2通道的输出(图中S_CH1通道指向最小时间间隔90ms表达的就是这个意思)；

S_CH2通道：低门限通道1，用于处理信号幅度低于S_CH1通道门限的信号，当输入信号的脉冲大于20ms，幅度大于185mV时触发本通道；50Hz工频干扰信号的触发脉宽为20ms，因此将脉冲宽度阈值设置为20ms去除50Hz附近的工频干扰信号；由于列车高速运行，在正常波形后会出现阻尼振荡情况，通过最小轴距和最高适应速度得到信号的最小时间间隔，通过信号间最小时间间隔滤除磁钢信号阻尼振荡误触发，本通道的信号最小时间间隔采用50km/h车速时的信号最小时间间隔90ms；

S_CH3通道：低门限通道2，为工频滤波通道，当输入信号的脉宽大于50ms，幅度大于85mV时触发本通道；用于处理低速小信号情况下工频干扰淹没有效信号的极端情况，主要用于解决10km/h左右的干扰信号，其信号最小时间间隔为450ms；

S_CH4通道：噪声门限触发通道，用于处理40km/h时丢检测车问题，基于工频干扰信号不突变的前提跟踪干扰信号峰值，在接车过程中，截取有效触发信号前一段数据中的50Hz工频干扰信号并取该工频干扰信号峰值的2倍作为本通道的幅度阈值；该幅度阈值上限为S_CH1通道的门限，当计算得到的干扰信号峰值达到上限值时，直截屏蔽S_CH4通道的处理结果；在S_CH1未触发&&S_CH2触发并且脉宽小于25ms(主要增加该通道限制，25ms的列车速度就是在40km/h周围)时启动本通道的输出；

工频干扰主要在来车前最大，在车轮压过磁钢后，工频干扰幅度明显减小，检测车模拟轴前面至少有机车4个轴+车箱2个轴，模拟轴触发时干扰信号相对较小；工频干扰信号频率50HZ，周期为20ms，半个周期为10ms，在来车前无车轮信号的叠加，工频干扰的误触发顶多半个周期即10ms的脉宽，若有效信号与干扰信号同时触发，干扰信号可能会把有效信号给拉下去，采用10ms脉宽作为本通道的触发阈值。

S_CH1通道、S_CH2通道和S_CH4通道的输出分别与第一逻辑或电路的输入端相连，S_CH3通道的输出连接延时门控电路；第一逻辑或电路的输出分别连接第二逻辑或电路和延时门控电路，延时门控电路的输出与第二逻辑或电路相连，第二逻辑或电路的输出连接门控开关，门控开关的触发条件采用160km/h车速时的信号最小时间间隔25ms，门控开关的输出与主板信号处理模块、备板信号处理模块和综合处理控制模块相连。

如图3所示，本实用新型的主板信号处理模块和备板信号处理模块分别包括第一信号差分放大电路、信号放大滤波器、第一4通道高速数模转换器、过零检测电路、FPGA和第一MCU；

第一信号差分放大电路的输入端与磁钢信号输入模块的输出端相连，第一信号差分放大电路可以在一定程度上减小线路传输过程中的共模干扰，提高信号的信噪比；第一信号差分放大电路的输出端分别连接信号放大滤波器和第一4通道高速数模转换器，信号放大滤波器的输出端与过零检测电路相连，第一4通道高速数模转换器和过零检测电路的输出分别与FPGA相连，FPGA的输出端与综合处理控制模块相连；FPGA与第一MCU互连；

信号放大滤波器和过零检测电路：主要解决列车在10KM/H以下的磁钢信号微弱的问题，通过工频滤波，并且对信号进行放大，然后通过模拟过零检测电路实现车轮检测；

第一4通道高速数模转换器：考虑到设计硬件电路延时，需要控制触发延时在100us，所以采用AD的采样频率为10KHZ，采样位数为16位(主要是磁钢信号范围会达到±10V，精度需要在毫伏级)；

FPGA+MCU:通过判决框图可以看出，设计中不但存在时序逻辑，还存在一些系统状态的计算，时序逻辑用FPGA实现，系统状态的计算使用MCU实现，这种方式可以简化各自的实现逻辑，也是本领域较为常用的一种方式。

如图4所示，所述FPGA包括4通道AD驱动电路、信号边沿检测电路、信号峰值检测电路、4个通道判决模块、通道4使能电路和判决通道融合模块；所述第一MCU采用STM32芯片；FPGA和第一MCU通过FPGA-MCU通信接口进行数据交换；

4通道AD驱动电路的输入端与第一4通道高速数模转换器的输出端相连，4通道AD驱动电路的输出端分别连接第一通道判决模块、第二通道判决模块、第四通道判决模块和信号峰值检测电路；信号边缘检测电路的输入端与过零检测电路的输出端相连，信号边缘检测电路的输出端与第三通道判决模块相连；

第一通道判决模块、第二通道判决模块和第三通道判决模块的输出端分别与判决通道融合模块相连，第一通道判决模块、第二通道判决模块和第四通道判决模块的输出分别连接通道4使能电路；通道4使能电路的输出端与判决通道融合模块相连，判决通道融合模块的输出端与综合处理控制模块相连；

信号峰值检测电路的输出端通过FPGA-MCU通信接口连接STM32芯片，STM32芯片产生的触发阈值信号通过FPGA-MCU通信接口分别连接4个通道判决模块。

如图5所示，所述综合处理模块包括第二差分信号放大电路、主板信号输出接口、备板信号输出接口、第二4通道高速数模转换器、数据存储器、第二MCU、主备切换电路、实时时钟电路、远程访问接口、数据传输电路、系统设置电路和信号转换输出电路；

第二差分信号放大电路的输入端与磁钢信号输入模块的输出端相连，第二差分信号放大电路的输出端通过第二4通道高速数模转换器连接第二MCU；主板信号处理模块的输出端通过主板信号输出接口分别连接第二MCU和主备切换模块，备板信号处理模块的输出端通过备板信号输出接口分别与第二MCU和主备切换模块相连；

MCU的输入端还与系统设置电路相连，MCU的输出端分别连接数据存储器、实时时钟电路、远程访问接口、数据传输电路和主备切换电路；主备切换电路的输出端通过信号转换输出电路输出磁钢电平。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。

Claims (5)

1.一种磁钢信号处理系统，其特征在于，包括磁钢信号输入模块、信号处理模块、综合处理控制模块、状态显示模块和电源模块，所述信号处理模块包括主板信号处理模块和备板信号处理模块；

电源模块分别为磁钢信号输入模块、主板信号处理模块、备板信号处理模块、综合处理控制模块、状态显示模块供电；

磁钢信号输入模块的输入端连接多路磁钢输入信号，磁钢信号输出模块分别与主板信号处理模块、备板信号处理模块和综合处理控制模块相连，主板信号处理模块和备板信号处理模块的输出端分别连接综合处理控制模块和状态显示模块。

2.根据权利要求1所述的一种磁钢信号处理系统，其特征在于，所述磁钢信号输入模块包括四个信号处理通道：

S_CH1通道：高门限通道，用于对大幅度的干扰信号进行处理；当输入信号的脉宽大于2ms，幅度大于1.2V时触发本通道；

S_CH2通道：低门限通道1，用于处理信号幅度低于S_CH1通道门限的信号，当输入信号的脉冲大于20ms，幅度大于185mV时触发本通道；

S_CH3通道：低门限通道2，为工频滤波通道，当输入信号的脉宽大于50ms，幅度大于85mV时触发本通道；

S_CH4通道：噪声门限触发通道，用于处理40km/h时丢检测车问题，基于工频干扰信号不突变的前提跟踪干扰信号峰值，在接车过程中，截取有效触发信号前一段数据中的50Hz工频干扰信号并取该工频干扰信号峰值的2倍作为本通道的幅度阈值；该幅度阈值上限为S_CH1通道的门限，当计算得到的干扰信号峰值达到上限值时，直截屏蔽S_CH4通道的处理结果；采用10ms脉宽作为本通道的脉宽触发阈值；在S_CH1未触发&&S_CH2触发并且脉宽小于25ms时启动本通道的输出；

S_CH1通道、S_CH2通道和S_CH4通道的输出分别与第一逻辑或电路的输入端相连，S_CH3通道的输出连接延时门控电路；第一逻辑或电路的输出分别连接第二逻辑或电路和延时门控电路，延时门控电路的输出与第二逻辑或电路相连，第二逻辑或电路的输出连接门控开关，门控开关的触发条件采用160km/h车速时的信号最小时间间隔25ms，门控开关的输出与主板信号处理模块、备板信号处理模块和综合处理控制模块相连。

3.根据权利要求1所述的一种磁钢信号处理系统，其特征在于，所述主板信号处理模块和备板信号处理模块分别包括第一信号差分放大电路、信号放大滤波器、第一4通道高速数模转换器、过零检测电路、FPGA和第一MCU；

第一信号差分放大电路的输入端与磁钢信号输入模块的输出端相连，第一信号差分放大电路的输出端分别连接信号放大滤波器和第一4通道高速数模转换器，信号放大滤波器的输出端与过零检测电路相连，第一4通道高速数模转换器和过零检测电路的输出分别与FPGA相连，FPGA的输出端与综合处理控制模块相连；FPGA与第一MCU互连。

4.根据权利要求3所述的一种磁钢信号处理系统，其特征在于，所述FPGA包括4通道AD驱动电路、信号边沿检测电路、信号峰值检测电路、4个通道判决模块、通道4使能电路和判决通道融合模块；所述第一MCU采用STM32芯片；FPGA和第一MCU通过FPGA-MCU通信接口进行数据交换；

4通道AD驱动电路的输入端与第一4通道高速数模转换器的输出端相连，4通道AD驱动电路的输出端分别连接第一通道判决模块、第二通道判决模块、第四通道判决模块和信号峰值检测电路；信号边缘检测电路的输入端与过零检测电路的输出端相连，信号边缘检测电路的输出端与第三通道判决模块相连；

第一通道判决模块、第二通道判决模块和第三通道判决模块的输出端分别与判决通道融合模块相连，第一通道判决模块、第二通道判决模块和第四通道判决模块的输出分别连接通道4使能电路；通道4使能电路的输出端与判决通道融合模块相连，判决通道融合模块的输出端与综合处理控制模块相连；

信号峰值检测电路的输出端通过FPGA-MCU通信接口连接STM32芯片，STM32芯片产生的触发阈值信号通过FPGA-MCU通信接口分别连接4个通道判决模块。

5.根据权利要求1所述的一种磁钢信号处理系统，其特征在于，所述综合处理模块包括第二差分信号放大电路、主板信号输出接口、备板信号输出接口、第二4通道高速数模转换器、数据存储器、第二MCU、主备切换电路、实时时钟电路、远程访问接口、数据传输电路、系统设置电路和信号转换输出电路；

第二差分信号放大电路的输入端与磁钢信号输入模块的输出端相连，第二差分信号放大电路的输出端通过第二4通道高速数模转换器连接第二MCU；主板信号处理模块的输出端通过主板信号输出接口分别连接第二MCU和主备切换模块，备板信号处理模块的输出端通过备板信号输出接口分别与第二MCU和主备切换模块相连；

MCU的输入端还与系统设置电路相连，MCU的输出端分别连接数据存储器、实时时钟电路、远程访问接口、数据传输电路和主备切换电路；主备切换电路的输出端通过信号转换输出电路输出磁钢电平。