CN208675103U - 一种单周期峰值电流限制电路 - Google Patents

Abstract

本实用新型公开了一种单周期峰值电流限制电路，包括一控制端口、一采样端口、一驱动端口、一供电端口、一迟滞比较电路、一开关电路、一复位电路，当开关电源出现输出短路或过流时，所述的采样端口的电压大于迟滞比较电路中设定的基准高电平电压，所述的迟滞比较电路输出一低电平，使所述的开关电路导通，所述的控制端口被拉至低电平，同时所述的设定的基准高电平电压变小，通过控制端口关断开关电源中功率变换电路，功率变换电路停止工作。电路结构简单，可靠性高，解决了因控制电路内部峰值电流限制功能关断延时过长而导致的短路电流过大的问题，有效的保护了主功率器件。

Description

一种单周期峰值电流限制电路

技术领域

本实用新型公开一种单周期峰值电流限制电路及方法，特别涉及开关电源的单周期峰值电流限制。

背景技术

现有开关电源中，一般都要求具备单周期峰值电流限制功能，所述的单周期峰值电流限制功能是通过设定一个峰值电流限制的触发值来限制主功率电流的峰值，防止模块电源输出过流、短路引起用主功率电流超出功率器件的承受范围，导致功率器件损坏。

现有单周期峰值电流限制功能，大多集成在控制芯片内部，当输出过流、短路时，停止输出脉冲宽度调制信号(PWM)，脉冲宽度调制信号在下文均用“PWM”表示。附图1为ISL6840的内部原理框图，在不影响连接关系、电路原理的前提下，重新绘制了附图1中的相关部分，如附图2。下面以控制芯片ISL6840为例，分析控制芯片集成的单周期峰值电流限制功能，由于实际应用中一般将FB脚通过电阻接地，因此，这里仅分析使用COMP脚作为电压反馈信号输入脚的情况。

COMP脚与二极管D1的阳极相连，二极管D1的阴极与二极管D2的阳极相连，电阻R1的一端与二极管D2的阴极相连，电阻R1的另一端与比较器COMP1的同相输入端相连，电阻R2的一端与比较器COMP1的同相输入端相连，电阻R2的另一端接地，比较器COMP1的同相输入端与1.1V钳位电路相连，CS脚与0.1V电压源负极相连，0.1V电压源正极与比较器COMP1的反相输入端相连，COMP1的输出端与RS触发器电路相连，RS触发器电路与驱动电路相连，驱动电路与PWM输出端口OUT脚相连。

当输出过流、短路时，PWM比较器的同相输入端电压会被钳位在1.1V，CS脚电压随着主功率的电流增大而增大。当CS脚电压达到1V时，PWM比较器反相输入端电压等于同相输入端电压，PWM比较器输出一个低电平到RS触发器电路，RS触发器输出一高电平到驱动电路，拉低OUT脚的电平，关断控制芯片的PWM输出。

使用控制芯片实现单周期峰值电流限制功能主要存在以下缺点：

1、控制芯片内部存在关断延时。当CS脚电压达到设定值后，由于控制芯片存在固定的关断延时，这个时间一般为10ns到40ns，PWM输出不能立即关断，关断延时内原边功率电路的电流继续上升。当输出短路发生时，由于短路电流迅速增大，磁芯趋于饱和，感量急剧下降至接近漏感。由电感电流公式可知，在输入电压Vin为160V、变压器原边的感量Lp下降为0.25μH时，导通时间Ton等于40ns时对应的短路电流大小为：

因此，40ns控制芯片的内部延迟时长会导致短路电流增大25.6A，从而提高了功率器件的电流应力要求，影响功率器件的选型。

2、控制芯片内部PWM比较器的同相输入端电压最大被钳位在1.1V，无法调试，限制了采样电路的设计。

关断延时指的是：PWM芯片的电流采样引脚CS脚电压达到峰值电流限制的触发电压，到芯片的PWM信号完全关断之前的时间。

实用新型内容

有鉴于此，本实用新型要解决的技术问题是提供一种单周期峰值电流限制电路，解决现有控制芯片单周期峰值电流限制关断延时较长导致短路电流较大的问题。

为解决上述技术问题，本实用新型提供一种单周期峰值电流限制电路，应用于开关电源中，包括：一控制端口、一采样端口、一驱动端口、一供电端口、一迟滞比较电路、一开关电路和一复位电路，采样端口采样开关电源中PWM芯片的电流采样引脚的电压并输入到迟滞比较电路，供电端口连接开关电源中PWM芯片的供电引脚并给迟滞比较电路供电，驱动端口连接开关电源中PWM芯片的驱动引脚和开关电路的输入端，控制端口连接开关电源中的功率变换电路和开关电路的输出端，控制功率变换电路的开通和关断；迟滞比较电路中设定一基准高电平电压；

当开关电源出现输出短路或过流时，所述的采样端口的电压大于迟滞比较电路中设定的基准高电平电压，所述的迟滞比较电路输出一低电平，使所述的开关电路导通，所述的控制端口被拉至低电平，同时所述的设定的基准高电平电压变小，通过控制端口关断开关电源中功率变换电路，功率变换电路停止工作；

复位电路连接在开关电路和地之间，在驱动端口为低电平的时候复位开关电路。

作为迟滞比较电路的一种优选方式，包括第一电阻、第二电阻、第三电阻、第二电容和运算放大器，第一电阻的一端与供电端口相连，第一电阻的另一端与第二电阻的一端相连，第二电阻的另一端接地，第二电容连接在运算放大器的同相输入端和地之间，第一电阻与第二电阻的连接点与运算放大器的同相输入端相连，采样端口与运算放大器的反相输入端相连，运算放大器的电源端与供电端口相连，运算放大器的地线端接地，第三电阻的一端与运算放大器的同相输入端相连，第三电阻的另一端与运算放大器的输出端相连，所述的运算放大器的输出端连接至开关电路。

作为开关电路的一种优选方式，包括第一电容、第四电阻和第一二极管，第一电容的一端与驱动端口相连，第一电容的另一端分别与第四电阻的一端和第一二极管的阳极相连，第四电阻的另一端连接到所述的控制端口，第一二极管的阴极与运算放大器的输出端相连。

作为复位电路的一种优选方式，包括第二二极管，第二二极管的阳极接地，第二二极管的阴极与第一二极管的阳极相连。

作为迟滞比较电路的一种改进方式，还包括第五电阻、第六电阻和第三电容，第五电阻的一端与采样端口相连，第五电阻的另一端与第六电阻的一端相连，第六电阻的另一端接地，第五电阻与第六电阻的连接点与运算放大器的反相输入端相连，第三电容连接在运算放大器的反相输入端和地之间。

本实用新型的有益效果如下：

1、单周期峰值电流限制关断延时可降为5ns左右。当采样端口电压上升到设定值后，运算放大器输出一低电平，第一二极管导通，迅速拉低控制端口的电压，原边功率电路停止工作，有效减少短路或过流状态下，尤其是短路状态下流过主功率器件的短路电流大小。

2、峰值电流限制的动作设定值可调。

附图说明

图1为现有技术的控制芯片ISL6840原理框图；

图2为图1中部分元器件的连接关系原理框图；

图3为本实用新型单周期峰值电流限制电路的原理框图；

图4为本实用新型单周期峰值电流限制电路实施例一的电路图；

图5为本实用新型单周期峰值电流限制电路实施例二的电路图。

具体实施方式

下面结合附图对本实用新型做进一步说明：

实施例一

如图4所示，本实施例的单周期峰值电流限制电路，包括一控制端口G、一采样端口CS、一驱动端口GATE、一供电端口VCC、一迟滞比较电路、一开关电路和一复位电路。

迟滞比较电路包括第一电阻R1、第二电阻R2、第三电阻R3、第二电容C2、运算放大器AR1，电阻R1的一端与供电端口VCC相连，电阻R1的另一端与电阻R2的一端相连，电阻R2的另一端接地，电容C2连接在运算放大器AR1的同相输入端和地之间，电阻R1与电阻R2的连接点与运算放大器AR1的同相输入端相连，采样端口CS与运算放大器AR1的反相输入端相连，运算放大器AR1的电源端与供电端口VCC相连，运算放大器AR1的地线端接地，电阻R3的一端与运算放大器AR1的同相输入端相连，电阻R3的另一端与运算放大器AR1的输出端相连，所述的运算放大器的输出端连接至开关电路。

开关电路包括电容C1、电阻R4、第一二极管D1，电容C1的一端与驱动端口GATE相连，电容C1的另一端与电阻R4的一端相连，电阻R4的另一端与第一二极管D1的阳极相连，第一二极管D1的阴极与运算放大器AR1的输出端相连。

复位电路包括第二二极管D2，第二二极管D2的阳极接地，第二二极管D2的阴极与第一二极管D1的阳极相连。

电路的工作原理如下：

迟滞比较电路具有迟滞特性，当运算放大器AR1输出为高电平时，同相输入端电压为

Vs1即为迟滞比较电路中设定的基准高电平电压，可以通过调节R1、R2和R3的阻值，来调节设定的基准高电平电压值，V_AR1为AR1的输出电压。其中设定值V_AR1的电压大于PWM为高电平时的电压当V_AR1为高电平时，其电压大于驱动端口GATE的PWM信号的电压。当AR1反相输入端电压上升至设定值Vs1时，比较器AR1输出电压V_AR1变为低电平，同相输入端电压变为

此时设定的基准高电平电压记为Vs2。

PWM控制器芯片中的采样电路采样功率变换电路中的原边电流，当电路正常工作时，采样电路采样的主功率电流信号不会达到设定值VS1，运算放大器AR1输出高电平，二极管D1始终处于反向截止状态，单周期峰值电流限制功能不起作用。当输出短路、过流时，功率变换电路中的原边电流迅速增大，采样电路采样的主功率电流信号达到设定值时，运算放大器AR1输出低电平，二极管D1导通，通过电阻R4、二极管D1和运算放大器AR1迅速拉低控制端G的电压，功率变换电路中的原边电路停止工作。在PWM芯片的关断延时内，驱动端口GATE的PWM信号加在电容C1两端，同时运算放大器同相输入端电压变为Vs2。当驱动端口GATE的PWM输出为低电平时，电容C1通过控制端口GATE、二极管D2快速释放存储的电荷，在下一个工作周期前，电容C1两端电压变为零。当采样电路采样的主功率电流信号低于设定值Vs2时，即原边功率电路的电流下降至设定值时，单周期峰值电流限制功能撤销。

实施例二

图5为本实用新型实施例二的电路图，其工作原理和实施例一完全一样，唯一的不用点是，迟滞比较电路不一样。本实施例中的迟滞电路增加了电阻R5、电阻R6和电容C3，电阻R5的一端与采样端口相连，电阻R5的另一端与电阻R6的一端相连，电阻R6的另一端接地，电阻R5与电阻R6的连接点与运算放大器AR1的反相输入端相连，电容C3连接在运算放大器AR1的反相输入端和地之间。

当主功率电路出现较大瞬态的冲击电流时，采样端口CS同样会产生较大的瞬态尖峰电压，这个电压如果达到迟滞比较电路中设定的基准高电平电压，会误触发峰值电流限制功能。增加了电阻R5、电阻R6和电容C3之后，由于电容C3两端的电压不能突变，当采样端口CS出现瞬态尖峰电压时，会通过电阻R5对电容C3充电，充电的时间常数为

τ₁＝R₅×C₃

这里电阻R6的取值远大于R5，因此在充电时，可忽略R6对时间常数τ1的影响。由于尖峰电压维持的时间非常短，C3的电压不会达到迟滞比较电路中设定的基准高电平电压。其他所有工作过程和实施例一完全一样，在此不再赘述。

以上仅是本实用新型的优选实施方式，应当指出的是，上述优选实施方式不应视为对本实用新型的限制，本实用新型的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员以及业余爱好者来说，在不脱离本实用新型的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (5)

1.一种单周期峰值电流限制电路，应用于开关电源中，其特征在于：包括一控制端口、一采样端口、一驱动端口、一供电端口、一迟滞比较电路、一开关电路、一复位电路；采样端口采样开关电源中PWM芯片的电流采样引脚的电压并输入到迟滞比较电路，供电端口连接开关电源中PWM芯片的供电引脚并给迟滞比较电路供电，驱动端口连接开关电源中PWM芯片的驱动引脚和开关电路的输入端，控制端口连接开关电源中的功率变换电路和开关电路的输出端，控制功率变换电路的开通和关断；迟滞比较电路中设定一基准高电平电压；

当开关电源出现输出短路或过流时，所述的采样端口的电压大于迟滞比较电路中设定的基准高电平电压，所述的迟滞比较电路输出一低电平，使所述的开关电路导通，所述的控制端口被拉至低电平，同时所述的设定的基准高电平电压变小，通过控制端口关断开关电源中功率变换电路，功率变换电路停止工作；

复位电路连接在开关电路和地之间，在驱动端口为低电平的时候复位开关电路。

2.根据权利要求1所述的单周期峰值电流限制电路，其特征在于：所述的迟滞比较电路包括第一电阻、第二电阻、第三电阻、第二电容和运算放大器，所述的第一电阻的一端与所述的供电端口相连，所述的第一电阻的另一端与所述的第二电阻的一端相连，所述的第二电阻的另一端接地，所述的第二电容连接在运算放大器的同相输入端和地之间，所述的第一电阻与所述的第二电阻的连接点与所述的运算放大器的同相输入端相连，所述的采样端口与所述的运算放大器的反相输入端相连，所述的运算放大器的电源端与所述的供电端口相连，所述的运算放大器的地线端接地，所述的第三电阻的一端与所述的运算放大器的同相输入端相连，所述的第三电阻的另一端与所述的运算放大器的输出端相连，所述的运算放大器的输出端连接至开关电路。

3.根据权利要求2所述的单周期峰值电流限制电路，其特征在于：所述的开关电路包括第一电容、第四电阻和第一二极管，所述的第一电容的一端与所述的驱动端口相连，所述的第一电容的另一端分别与所述的第四电阻的一端和第一二极管的阳极相连，所述的第四电阻的另一端连接到所述的控制端口，所述的第一二极管的阴极与所述的运算放大器的输出端相连。

4.根据权利要求3所述的单周期峰值电流限制电路，其特征在于：所述的复位电路包括第二二极管，所述的第二二极管的阳极接地，所述的第二二极管的阴极与所述的第一二极管的阳极相连。

5.根据权利要求2所述的单周期峰值电流限制电路，其特征在于：所述的迟滞比较电路还包括第五电阻、第六电阻和第三电容，所述的第五电阻的一端与所述的采样端口相连，所述的第五电阻的另一端与所述的第六电阻的一端相连，所述的第六电阻的另一端接地，所述的第五电阻与所述的第六电阻的连接点与所述的运算放大器的反相输入端相连，所述的第三电容连接在运算放大器的反相输入端和地之间。