CN205792242U - 开关控制电路和开关电路 - Google Patents

Abstract

本实用新型提供了一种开关控制电路和一种开关电路，开关控制电路耦接开关主电路的主管和辅管，包括恒关断逻辑控制电路和电流检测电路，电流检测电路一端耦接开关主电路，另一端耦接恒关断逻辑控制电路，电流检测电路接收指令电流并采样主管关断时的主管电流，将指令电流与主管电流进行比较，恒关断逻辑控制电路计时辅管的导通时间并控制主管的开关状态；当辅管导通时间达到恒定关断时间时，检测电感电流是否小于指令电流，若电感电流未小于指令电流，则延长主管的关断时间，直到电感电流小于指令电流或小于指令电流一定阈值后，则主管导通。本实用新型的开关控制电路和开关电路目的在于实现输出电压的稳压控制，从而实现更小占空比的电压转换。

Description

开关控制电路和开关电路

技术领域

本实用新型涉及技术领域，特别涉及一种开关控制电路和开关电路。

背景技术

如图1所示，传统的恒关断时间(COT，Constant off time)控制方法，通过控制主开关管以恒定的时间关断，实现将输入电压转换为输出电压以驱动负载。在降压电路(BUCK电路)图1(a)中，上管M00为主开关管，下管M01为续流二极管或者辅开关管；在升压电路(BOOST电路)图1(b)中，下管M01为主开关管，上管M00为续流二极管或辅开关管。

恒关断时间控制中，主开关管导通后，当电感电流(或者主开关管电流)上升到指令电流时，主开关管关断，且关断时间控制模块控制主开关管关断恒定的时间，此时续流二极管或者辅开关管导通，当关断时间控制模块计时结束时，辅开关管关断，主开关管再次导通，以此循环，电感电流和指令电流波形如图2所示。通常，为了保证主开关管正常导通，一般会设置其最小导通时间。

传统方案线路具有比较简单，容易实现，成本比较低的一些优点，但主要存在以下缺点：1.恒关断时间控制中当占空比比较小时，动态响应比较慢，如图3所示。2.恒关断时间控制中由于主开关管关断时间固定且存在最短导通时间，开关电路的最小占空比受限。

实用新型内容

本实用新型的目的是提供一种开关控制电路和开关电路，目的在于实现输出电压的稳压控制，从而实现更小占空比的电压转换。

为解决上述问题，本实用新型实施例提供一种开关控制电路，耦接开关主电路的主管和辅管，包括恒关断逻辑控制电路和电流检测电路，所述电流检测电路一端耦接开关主电路，另一端耦接恒关断逻辑控制电路，所述电流检测电路接收指令电流并采样主管关断时的主管电流，将指令电流与主管电流进行比较，所述恒关断逻辑控制电路计时辅管的导通时间并控制主管的开关状态；

当辅管导通时间达到恒定关断时间时，检测电感电流是否小于指令电流，若电感电流未小于指令电流，则延长主管的关断时间，直到电感电流小于指令电流或小于指令电流一定阈值后，则主管导通。

作为一种实施方式，所述电流检测电路包括第一比较电路，所述第一比较电路一端耦接开关主电路主管，另一端耦接恒关断逻辑控制电路，当主管导通时，采样开关主电路主管的主管电流并将主管电流与指令电流进行比较。

作为一种实施方式，所述第一比较电路包括第一比较器和第一电流采样电路，所述第一电流采样电路耦接主管，所述第一比较器的正输入端耦接所述第一电流采样电路，用于接收主管导通时的主管电流的信号，负输入端接收指令电流的信号，输出端耦接恒关断逻辑控制电路。

作为一种实施方式，所述电流检测电路包括第二比较电路，所述第二比较电路一端耦接开关主电路辅管，另一端耦接恒关断逻辑控制电路，当辅管导通时，采样开关主电路辅管的辅管电流并将辅管电流与指令电流进行比较。

作为一种实施方式，所述第二比较电路包括第二比较器和第二电流采样电路，所述第二电流采样电路耦接辅管，所述第二比较器的正输入端接收指令电流，负输入端耦接第二电流采样电路，用于采样开关主电路的辅管导通时的辅管电流，输出端耦接恒关断逻辑控制电路。

作为一种实施方式，所述恒关断逻辑控制电路包括：

计时电路，耦接辅管，用于计时辅管的导通时间；

门电路，耦接计时电路的输出端和第二比较电路的输出端，只有当计时电路和第二比较电路输出均为高电平时，才为高电平；

触发器，耦接门电路的输出端和第一比较电路的输出端，当门电路输出为高电平时，所述触发器被置位到高电平；当第一比较电路输出为高电平时，所述触发器被复位到低电平；

延时电路，耦接触发器的输出端，当触发器输出为高电平时，所述延时电路产生主管的驱动信号；当触发器输出为低电平时，所述延时电路产生辅管的驱动信号。

作为一种实施方式，所述控制电路还包括驱动电路，所述驱动电路耦接恒关断逻辑控制电路和开关主电路，用于接收恒关断逻辑控制电路的驱动信号并控制主管和辅管的导通或关断。

作为一种实施方式，所述驱动电路包括第一驱动电路和第二驱动电路，所述第一驱动电路耦接恒关断逻辑控制电路和主管，用于接收恒关断逻辑控制电路的驱动信号控制主管的导通或关断，所述第二驱动电路耦接恒关断逻辑控制电路和辅管，用于接收恒关断逻辑控制电路的驱动信号控制辅管的导通或关断。

作为一种实施方式，延时电路包括上升沿延时电路、下降沿延时电路和反相器，所述上升沿延时电路耦接所述触发器输出端和主管的控制端，所述下降沿延时电路耦接所述触发器输出端和反相器输入端，所述反相器的输出端耦接辅管的控制端。

作为一种实施方式，所述触发器为RS触发器，S端耦接门电路输出，R端耦接第一比较电路输出，Q端耦接延时电路。

作为一种实施方式，所述门电路为与门电路。

作为一种实施方式，还包括第三比较器，其正输入端接收一参考电压，其负输入端输入一反馈电压，其输出端耦接电流检测电路的输入端。

作为一种实施方式，所述电流检测电路包括电感电流检测电路、第四比较器和第五比较器，所述电感电流检测电路耦接开关主电路的电感，用于检测电感电流的大小，所述第四比较器正输入端耦接所述电感电流检测电路，负输入端接收指令电流，输出端耦接所述恒关断逻辑控制电路，所述第五比较器正输入端接收指令电流，负输入端耦接所述电感电流检测电路，输出端耦接所述恒关断逻辑控制电路。

本实用新型提供一种开关电路，包括：

开关主电路，包括主管和辅管，通过控制主管和辅管的工作状态为负载供电；

任一上述的开关控制电路，耦接所述开关主电路。

本实用新型相比于现有技术的有益效果在于：通过增设第二比较电路，实现了主管关断时间的延长，从而改善占空比比较小时的瞬态响应，开关主电路能实现更小占空比的电压转换。

附图说明

图1为传统开关电路的电路图；

图2为传统开关电路的电感电流和指令电流的波形图；

图3为传统开关电路的在负载跳变时电感电流和指令电流的波形图；

图4为本实用新型开关电路的负载跳变时电感电流和指令电流的波形图；

图5为传统开关电路和本实用新型开关电路在稳态时的电感电流和指令电流的波形图；

图6为本实用新型的开关电路的实现框图；

图7为本实用新型的恒关断逻辑控制电路的电路图。

附图标注：1、第一比较电路；2、第二比较电路；3、开关主电路；4、开关控制电路。

具体实施方式

以下结合附图，对本实用新型上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的部分实施例，而不是全部实施例。

如图6所示，本实用新型实施例提供一种开关电路，包括开关控制电路4和开关主电路3，开关控制电路4耦接开关主电路3，接收反馈电压FB、采样主管M00和辅管M01的电流并根据指令电流控制主管M00和辅管M01的开关状态。

本实用新型实施例提供一种开关控制电路4包括第三比较器U01、电流检测电路、恒关断逻辑控制电路U04和驱动电路。

第三比较器U01的正输入端接收一参考电压VREF，负输入端输入一开关主电路3分压电阻R01、R02的反馈电压FB，输出端输出一补偿电压VC，输出端耦接电流检测电路的输入端，通过补充电压VC控制电感电流的大小，补充电压VC为指令电流的电压值。

电流检测电路包括第一比较电路1和第二比较电路2，第一比较电路1包括第一比较器U08和第一电流采样电路U07，第一电流采样电路U07耦接主管M00，第一比较器U08的正输入端耦接所述第一电流采样电路U07，负输入端耦接第三比较器U01输出，输出端耦接恒关断逻辑控制电路U04；第二比较电路2包括第二比较器U03和第二电流采样电路U02，第二电流采样电路U02耦接辅管M01，第二比较器U03的正输入端耦接第三比较器U01输出，负输入端耦接第二电流采样电路U02，输出端耦接恒关断逻辑控制电路U04。

作为另一种实施方式，电流检测电路包括电感电流采样电路、第四比较器和第五比较器，电感电流采样电路耦接开关主电路的电感，用于直接检测电感电流的大小，而非与上述方式中通过检测和电感电流相等的主管电流和辅管电流。第四比较器正输入端耦接电感电流采样电路输出，负输入端耦接第三比较器U01输出，输出端耦接恒导通逻辑控制电路输入。第五比较器正输入端耦接第三比较器U01输出，负输入端耦接电感电流采样电路输出，输出端耦接恒导通逻辑控制电路输入。该方式与上述电流检测电路原理相同，不同点在于将原先通过第一电流采样电路U07和第二电流采样电路U02采样主管导通时的电流和辅管导通时的电流得到电感电流变成通过电感电流采样电路直接采样电感电流，可节约生产成本。

恒关断逻辑控制电路U04包括计时电路U10、门电路U11、触发器U12和延时电路。计时电路U10，耦接辅管M01，用于计时辅管M01的导通时间；门电路U11，采用与门电路，其两端输入分别耦接计时电路U10的输出端和第二比较电路2的输出端，只有当计时电路U10和第二比较电路2输出均为高电平时，其输出才为高电平；触发器U12，采用RS触发器，其S端耦接门电路输出，其R端耦接第一比较电路1输出，其Q端耦接延时电路，当门电路U11输出为高电平时，触发器U12被复位到低电平，当第二比较电路2输出为高电平时，触发器U12被置为高电平；延时电路，延时电路包括上升沿延时电路U13、下降沿延时电路U14和反相器U15，上升沿延时电路U13一端耦接触发器U12输出端，另一端耦接主管M00的控制端，下降沿延时电路U14一端耦接触发器U12输出端，另一端耦接反相器U15输入端，反相器U15的输出端耦接辅管M01的控制端，当触发器U12输出为高电平时，产生主管M00的驱动信号；当触发器U12输出为低电平时，产生辅管M01的驱动信号。

驱动电路包括第一驱动电路U05和第二驱动电路U06，第一驱动电路U05一端耦接恒关断逻辑控制电路U04的输出端，另一端耦接主管M00的控制极，用于接收恒关断逻辑控制电路U04的驱动信号控制主管M00的导通或关断；第二驱动电路U06一端耦接恒关断逻辑控制电路U04，另一端耦接辅管M01的控制极，用于接收恒关断逻辑控制电路M14的驱动信号控制辅管M01的导通或关断。

开关主电路3可以为任意一种开关电路，例如Buck电路、Boost电路、正激电路或反激电路等，无论何种电路均包括主管M00、辅管M01及电感L00，在恒关断时间控制中，通过控制主管以恒定的时间关断，实现将输入电压转换为输出电压以驱动负载。开关主电路3的输出端设有两个分压电阻(R01、R02)，两个分压电阻的连接节点输出一反馈电压FB连接至第三比较器U01的负输入端。在本实施例中，主管M00为开关管，辅管M01也为开关管。

在本实用新型中，以BUCK电路举例。如图6所示，在BUCK恒关断时间控制中，恒关断逻辑控制电路U04控制第一驱动电路U05使主管M00关断，控制第二驱动电路U06使辅管M01导通，此时辅管M01电流大小即为电感电流大小。恒关断逻辑控制电路U04计时辅管M01导通时间，如果第二比较器U03的输出IBOT为正，即辅管M01电流小于指令电流，如此时恒关断逻辑控制电路U04计时辅管M01导通时间达到恒关断时间，则恒关断逻辑控制电路U04将辅管M01关断，主管M00导通，辅管M01关断后需要插入一定死区时间，再使主管M00导通，防止主管、辅管直接导通接地；如果恒关断逻辑控制电路U04计时辅管M01导通时间未达到恒关断时间，则等待达到恒关断时间后，恒关断逻辑控制电路U04再将辅管M01关断。在辅管M01关断，主管M00导通时，主管M00电流大小即为电感电流大小，第一电流采样电路U07在主管M00导通时，采样主管M00的电流，并将该电流转换为电压，连接到第一比较器U08的正输入端，补偿电压VC连接到第一比较器U08的负输入端，当主管M00电流比指令电流大时，也就是第一电流采样电路U07的输出高于补偿电压VC时，第一比较器U08输出由负电压翻转为正电压，该输出电压ITOP连接到恒关断逻辑控制电路U04的输入，恒关断逻辑控制电路U04此时控制第一驱动电路U05将主管M00关断，控制第二驱动电路U06将辅管M01导通。主管M00关断后需要插入一定死区时间，再使辅管M01导通，防止主管M00、辅管M01直接导通接地。通过辅管M01的第二电流采样电路U02和第二比较器U03，实现了主管M00的关断时间的延长。当辅管M01导通时，第二电流采样电路U02采样辅管M01的电流，并将电流转换成电压，连接到第二比较器U03的负输入端，补偿电压VC连接到第二比较器U03的正输入端，当辅管M01导通时，恒关断逻辑控制电路U04计时辅管M01导通时间达到恒关断时间时，电感电流大于指令电流，即第二电流采样电路U02的输出大于补偿电压VC，则第二比较器U03输出为负，则恒关断逻辑控制电路U04控制第二驱动电路U06一直导通，直到第二电流采样电路U02的输出小于补偿电压VC，第二比较器U03的输出为正，辅管M01关断，主管M00导通，此时恒关断逻辑控制电路U04控制第一驱动电路使主管M00的导通时间为最短导通时间t_{ON_min}。

在本实用新型中，恒关断逻辑控制电路U04的电路实现方法如图7所示，在以下阐述中，1代表高电平，0代表低电平。主管M00的驱动信号为TDRV，TDRV为1时，第一驱动电路U05控制主管M00导通；辅管M01的驱动信号为BDRV，BDRV为1时，第二驱动电路U06控制辅管M01导通。当BDRV为1时，辅管M01导通，计时电路U10输出为0，计时电路U10计时辅管M01的导通时间，当计时到恒关断时间时，则其输出为1。计时电路U10的输出和IBOT信号为与门U11的输入，当与门电路U11的两个输入都为1时，则其输出为1，否则其输出为0。也就是辅管M01电流小于指令电流且辅管M01导通时间大于恒关断时间则与门电路U11的输出信号ON为1，否则ON为0。ON信号连接到RS触发器U12的S端，置位(SET)输出端Q，即ON信号为1时，则输出Q被置位到1；ITOP信号连接到RS触发器U12的R端，复位(RESET)输出端Q，即ITOP信号为1时，则输出Q被复位到0。当RS触发器U12的输出Q为1时，经过上升沿延时电路U13，产生主管M00驱动信号TDRV，上升沿延时插入了死区时间，防止主管M00和辅管M01直接导通；当RS触发器U12的输出Q为0时，经过下降沿延时电路U14和反相器U15，产生辅管M01驱动信号BDRV，下降沿延时插入了死区时间，防止主管M00和辅管M01直接导通。

如图4所示，恒关断时间控制中，当开关电路稳态工作时，关断时间控制电路控制开关电路中的主管M00以恒定的关断时间T_OFF关断。当开关电路动态响应时，如负载跳变等，指令电流突然减小，如果在一个恒定关断时间内，电流采样模块得到的电感电流大于指令电流的大小，则允许主管的关断时间延长，直到电感电流小于指令电流或者小于指令电流一定阈值后，才允许主管M00导通。

如图5所示，恒关断时间控制中，由于主管M00有一个最小导通时间，且其关断时间恒定，开关电路的占空比因此而被限制，此时，输出电压高于设定的输出电压值，因此指令电流降低，电感电流达不到指令电流，输出电压无法被稳压到设定的输出电压值。若在一个恒定关断时间内电感电流达不到指令电流则允许主管M00的关断时间延长，直到电感电流达到指令电流或者低于指令电流一定阈值后，才允许主管M00导通，实现输出电压的稳压控制，从而实现更小占空比的电压转换。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围。特别指出，对于本领域技术人员来说，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (14)

1.一种开关控制电路，其特征在于，耦接开关主电路的主管和辅管，包括恒关断逻辑控制电路和电流检测电路，所述电流检测电路一端耦接开关主电路，另一端耦接恒关断逻辑控制电路，所述电流检测电路接收指令电流并采样主管关断时的主管电流，将指令电流与主管电流进行比较，所述恒关断逻辑控制电路计时辅管的导通时间并控制主管的开关状态；

当辅管导通时间达到恒定关断时间时，检测电感电流是否小于指令电流，若电感电流未小于指令电流，则延长主管的关断时间，直到电感电流小于指令电流或小于指令电流一定阈值后，则主管导通。

2.根据权利要求1所述的开关控制电路，其特征在于，所述电流检测电路包括第一比较电路，所述第一比较电路一端耦接开关主电路主管，另一端耦接恒关断逻辑控制电路，当主管导通时，采样开关主电路主管的主管电流并将主管电流与指令电流进行比较。

3.根据权利要求2所述的开关控制电路，其特征在于，所述第一比较电路包括第一比较器和第一电流采样电路，所述第一电流采样电路耦接主管，所述第一比较器的正输入端耦接所述第一电流采样电路，用于接收主管导通时的主管电流的信号，负输入端接收指令电流的信号，输出端耦接恒关断逻辑控制电路。

4.根据权利要求2所述的开关控制电路，其特征在于，所述电流检测电路包括第二比较电路，所述第二比较电路一端耦接开关主电路辅管，另一端耦接恒关断逻辑控制电路，当辅管导通时，采样开关主电路辅管的辅管电流并将辅管电流与指令电流进行比较。

5.根据权利要求4所述的开关控制电路，其特征在于，所述第二比较电路包括第二比较器和第二电流采样电路，所述第二电流采样电路耦接辅管，所述第二比较器的正输入端接收指令电流，负输入端耦接第二电流采样电路，用于采样开关主电路的辅管导通时的辅管电流，输出端耦接恒关断逻辑控制电路。

6.根据权利要求4所述的开关控制电路，其特征在于，所述恒关断逻辑控制电路包括：

计时电路，耦接辅管，用于计时辅管的导通时间；

门电路，耦接计时电路的输出端和第二比较电路的输出端，只有当计时电路和第二比较电路输出均为高电平时，才为高电平；

触发器，耦接门电路的输出端和第一比较电路的输出端，当门电路输出为高电平时，所述触发器被置位到高电平；当第一比较电路输出为高电平时，所述触发器被复位到低电平；

延时电路，耦接触发器的输出端，当触发器输出为高电平时，所述延时电路产生主管的驱动信号；当触发器输出为低电平时，所述延时电路产生辅管的驱动信号。

7.根据权利要求6所述的开关控制电路，其特征在于，还包括驱动电路，所述驱动电路耦接恒关断逻辑控制电路和开关主电路，用于接收恒关断逻辑控制电路的驱动信号并控制主管和辅管的导通或关断。

8.根据权利要求7所述的开关控制电路，其特征在于，所述驱动电路包括第一驱动电路和第二驱动电路，所述第一驱动电路耦接恒关断逻辑控制电路和主管，用于接收恒关断逻辑控制电路的驱动信号控制主管的导通或关断，所述第二驱动电路耦接恒关断逻辑控制电路和辅管，用于接收恒关断逻辑控制电路的驱动信号控制辅管的导通或关断。

9.根据权利要求6所述的开关控制电路，其特征在于，延时电路包括上升沿延时电路、下降沿延时电路和反相器，所述上升沿延时电路耦接所述触发器输出端和主管的控制端，所述下降沿延时电路耦接所述触发器输出端和反相器输入端，所述反相器的输出端耦接辅管的控制端。

10.根据权利要求6所述的开关控制电路，其特征在于，所述触发器为RS触发器，S端耦接门电路输出，R端耦接第一比较电路输出，Q端耦接延时电路。

11.根据权利要求6所述的开关控制电路，其特征在于，所述门电路为与门电路。

12.根据权利要求1所述的开关控制电路，其特征在于，还包括第三比较器，其正输入端接收一参考电压，其负输入端输入一反馈电压，其输出端耦接电流检测电路的输入端。

13.根据权利要求1所述的开关控制电路，其特征在于，所述电流检测电路包括电感电流检测电路、第四比较器和第五比较器，所述电感电流检测电路耦接开关主电路的电感，用于检测电感电流的大小，所述第四比较器正输入端耦接所述电感电流检测电路，负输入端接收指令电流，输出端耦接所述恒关断逻辑控制电路，所述第五比较器正输入端接收指令电流，负输入端耦接所述电感电流检测电路，输出端耦接所述恒关断逻辑控制电路。

14.一种开关电路，其特征在于，包括：

开关主电路，包括主管和辅管，通过控制主管和辅管的工作状态为负载供电；

权利要求1-13任一所述的开关控制电路，耦接所述开关主电路。