CN208608187U - 固态电子组件 - Google Patents

固态电子组件 Download PDF

Info

Publication number
CN208608187U
CN208608187U CN201820586072.2U CN201820586072U CN208608187U CN 208608187 U CN208608187 U CN 208608187U CN 201820586072 U CN201820586072 U CN 201820586072U CN 208608187 U CN208608187 U CN 208608187U
Authority
CN
China
Prior art keywords
heat
solid state
electrical components
bare die
state electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820586072.2U
Other languages
English (en)
Inventor
G·雷菲·艾哈迈德
S·拉玛琳伽
D·埃尔夫特曼
B·D·费洛夫斯基
A·托尔扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Application granted granted Critical
Publication of CN208608187U publication Critical patent/CN208608187U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种固态电子组件，其包括被安装到衬底的第一集成电路(IC)裸片和被安装在第一IC裸片上的散热器。散热器包括导热板和第一热载体。第一热载体具有被机械地固定到热导板的第一端。第一热载体具有从导热板悬伸的第二端。第二端与第一IC裸片的上表面导热接触。

Description

固态电子组件
技术领域
本公开的实施例总体上涉及芯片封装和具有该芯片封装的电子器件，尤其涉及具有与热载体连接的裸片以增强温度控制的芯片封装。
背景技术
电子器件，例如平板电脑、计算机、服务器、室内电信、户外电信、工业计算机、高性能计算数据中心、复印机、数码相机、智能电话、控制系统和自动取款机等通常采用电子组件，其中电子组件利用芯片封装来提高功能和达到更高的组件密度。传统的芯片封装方案通常利用封装衬底，其通常与硅通孔(through-silicon-via,TSV)中介层结合，以使多个集成电路(IC)裸片能够被安装到单个衬底上。IC裸片可以包括存储器、逻辑、MEMS、 RF或其他IC器件。
尽管芯片封装已经实现了提升的器件密度和性能，但提升的密度和性能也使得管理由器件产生的热量更具挑战性。在传统的芯片封装中，通常采用散热器(heat sink)来传导地去除芯片封装中的裸片产生的热量。然而，用于提升对IC裸片的热量的传递的散热器通常受限于可以通过直接热传导传递的热量。而且，无盖芯片封装通常使封装内部和不同封装之间的裸片具有不同的高度。因此，无盖芯片封装的IC裸片可能与散热器之间不具有良好的热接触，从而不会实现有效的热传递。此外，如果需要大厚度的热界面材料来桥接IC裸片和散热器的距离，则由于热界面材料的不希望的过大厚度，IC裸片和散热器之间的热传递将进一步降低。
因此，需要一种用于增强芯片封装的热管理的改进配置。
实用新型内容
提供了芯片封装和电子器件，它们包括与裸片灵活连接的用于增强温度控制的散热器。在一个示例中，提供了一种固态电子组件，其包括被安装到衬底的第一集成电路(IC)裸片和被安装在第一IC裸片上的散热器。散热器包括导热板和第一热载体。第一热载体具有被机械固定到导热板的第一端。第一热载体具有从导热板悬伸的第二端。第二端与第一IC 裸片的上表面导热接触。
在另一个示例中，提供了一种固态电子组件，其包括具有至少第一槽和第二槽的外壳，设置在外壳的第一槽中的第一板组件和设置在外壳的第二槽中的第二板组件。第一板组件具有安装在其上的集成电路(IC)裸片。第二板组件包括导热板和第一热载体。第一热载体包括第一端和第二端。第一端被机械固定在导热板上。第二端从导热板悬伸并且与被安装到第一板的IC裸片的上表面导热接触。
在又一个实施例中，提供了一种用于对由集成电路(IC)裸片产生的热量进行热管理的方法，该方法包括将热量从IC裸片传递到热载体的第一端，将热量从热载体的第二端传递至导热板，热载体的第一端从导热板悬伸。
附图说明
为了能够详细理解本公开的上述特征，可以参考实施例来获得对上文简要总结的本公开的更具体的描述，其中一些实施例在附图中被示出。然而，要注意的是，附图仅示出了本发明的典型实施例，因此不应被视为限制其范围，因为本发明可以允许其他等效实施例。
图1是包括与散热器连接的IC裸片的集成芯片(IC)封装的一个示例的横截面示意图。
图2是包括与散热器连接的IC裸片的IC封装的另一示例的横截面示意图。
图3是包括与散热器连接的IC裸片的IC封装的另一示例的横截面示意图。
图4是图3的散热器和集成的IC封装的局部俯视图。
图5是包括通过偏置焊盘与散热器连接的IC裸片的IC封装的另一示例的横截面示意图。
图6是IC裸片、热载体和散热器之间的热界面的局部横截面示意图。
图7是相对的表面之间的热界面的局部横截面示意图，它们之间的热传递通过微槽而增强。
图8是包括与公共散热器连接的IC裸片的多个IC封装的横截面示意图。
图9是包括与散热器连接的IC裸片的IC封装的横截面示意图。
图10是图9的散热器和集成的IC封装的俯视图。
图11是具有置于相邻槽中的印刷电路板和散热器的电子盒的侧视图。
为了便于理解，在可能的情况下使用相同附图标记来表示各附图中共有的相同元件。可以预期一个实施例的元件可有利地并入其他实施例中。
具体实施方式
本公开的实施例主要提供芯片封装和电子器件，它们包括改进了对芯片封装的一个或多个IC裸片的热管理的散热器。本文的示例利用了热载体，该热载体被动态地安装到散热器，使得热载体的一端能够相对于热载体被固定到散热器的相对端自由移动。热载体的自由端基本上消除了与散热器和每个裸片的表面之间的距离有关的容差问题，从而减小了在界面上使用的热界面材料的厚度。热界面材料厚度的减小提供了更好的热传递和热管理，并最终提高了裸片性能。
不仅如此，由热载体的自由端施加在IC裸片上的力基本上与裸片和散热器之间的容差和尺寸变化无关。因此，可以更精确地控制施加到裸片上的力，从而减小IC封装和印刷电路板上不需要的压力，同时提高器件的可靠性和性能。
此外，本文描述的一些示例中提供了裸片和散热器之间的两条热传导路径。例如，裸片可以在第一热传递路径中直接将热量通过焊盘传导至散热器，裸片也可以在第二热传递路径中直接将热量通过热载体传导至散热器。此外，由于热载体将热量传递到散热器的一个区域中，而焊盘将热量直接传递到散热器的另一个区域，这两个区域在空间上分开并相互远离，与仅仅通过两条热传递路径中的任一条相比，从裸片到散热器的传热率大大提高。
在其他示例中，可以增加第三热传递路径以将来自IC裸片的热量直接传送到印刷电路板上，IC封装被安装在该印刷电路板上。这种额外的热传递路径不仅改善了电子器件的整体热效率，而且有利地减少了对散热器的依赖以管理整体的热负荷，从而获得更稳固的热传递管理并最终提升了裸片的性能。
有利的是，本文所述的热管理封装解决方案可以用在无盖IC封装上。因此，IC封装的材料和组装成本降低，同时提供对IC封装裸片所产生的热的更稳固的热管理。
现在参考图1，其示出了被实施为安装在印刷电路板(PCB)136上并与散热器102连接的芯片封装160的示例性电子器件100。散热器102包括导热板(thermally conductiveplate)130，导热板130可以具有至少与芯片封装160的平面面积相同或者更大的平面面积。尽管图1中仅示出了一个与散热器102连接的芯片封装160，但是可以存在一个或多个额外的芯片封装160与单个散热器102相连接。
散热器102的导热板130由具有良好导热性的材料制成，例如金属、金属合金或碳。用于制造散热器102的合适的材料示例包括铜、镀镍铜或铝以及其他合适的材料。散热器102具有背向芯片封装160的顶部172和面向芯片封装160的底部170。散热器102还可以包括一个或多个散热鳍片150(以虚线示出)。如图1所示，散热鳍片150可以从散热器102的顶部172延伸，或者作为替代(或额外地)，如图2所示，散热鳍片150可以从散热器102的底部170延伸。
继续参考图1，芯片封装160包括至少一个或多个IC裸片114，这些IC裸片114可选择地通过硅通孔(TSV)中介层112连接到封装衬底122。或者，芯片封装160具有整体结构(monolithic construction)，具有直接连接到封装衬底122的一个或多个IC裸片114，例如作为倒装芯片球栅阵列(flip chip ball grid array,FCBGA)、球栅阵列(ball gridarray, BGA)、焊线(wire bond)等。在另一替代实施例中，芯片封装160可被配置为具有垂直叠式结构(vertically stacked configuration)的两个或两个以上IC裸片114，亦称为3D或叠式裸片封装。可以设想，芯片封装160可以具有其他结构。尽管在图1中示出了一个IC裸片114，但是为了符合设计标准，IC裸片的数量范围可以包括从一个到适于容纳在芯片封装160内的尽可能多的数量。由于芯片封装160的裸片114通常被直接耦接到中介层112 或封装衬底122中的一个，因此中介层112或封装衬底122有时都被称为裸片114所被安装到的“衬底”。
中介层112包括电路，该电路用于将IC裸片114电连接到封装衬底122的电路。中介层112的电路可以可选择地包括晶体管。封装凸块(package bump)120(也被称为“C4 凸块”)被用于在中介层112的电路与封装衬底122的电路之间提供电连接。可以利用焊球(solder ball)134、焊线或其他合适的技术将封装衬底122安装并连接到PCB 136上。底模(undermolding)144可用于填充PCB 136与中介层112之间未被封装凸块120占据的空间，由此为芯片封装160提供结构刚性。
IC裸片114被安装到中介层112的一个或多个表面，或者在不使用中介层的实施例中，被安装到封装衬底122。IC裸片114可以是可编程逻辑器件，例如现场可编程门阵列(FPGA)、存储器件、光学器件、处理器或其他IC逻辑结构。光学器件包括光电探测器、激光器、光源等等。在图1所示的实施例中，IC裸片114通过多个微凸块118被安装到中介层112的上表面。微凸块118将IC裸片114的电路电连接到中介层112的电路。中介层 112的电路将微凸块118连接到选择的封装凸块120，并且由此将IC裸片114的选择的电路连接到封装衬底122，以在芯片封装160被安装到电子器件(例如图6中所示)内之后使得IC裸片114能够与PCB 136通信。当可选的中介层112不存在时，微凸块118将IC 裸片114的选择的电路连接到封装衬底122，以使得IC裸片114能够与PCB 136通信。可使用底模142来填充IC裸片114和中介层112之间未被微凸块118占据的空间，从而为芯片封装160提供结构刚性。
芯片封装160可以可选地包括加强件(stiffener)154。加强件154被耦接到封装衬底 122并限制IC裸片114。加强件154可以延伸到封装衬底122的外围边缘以提供机械支撑，这有助于防止芯片封装160弯曲和翘曲(warpage)。加强件154可以是单层结构或多层结构。加强件154可以由陶瓷、金属或其他各种无机材料制成，例如氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(SiN)、硅(Si)、铜(Cu)、铝(Al)以及不锈钢等材料。加强件 154也可以由例如覆铜箔层压板(copper-clad laminate)的有机材料制成。由于加强件154 与散热器102机械解耦(即，不直接机械连接)，加强件154和散热器102之间的容差累积或平行度不匹配将不会在IC封装部件或PCB上产生应力，从而导致芯片封装160的各层和各部件更少的翘曲和分层，相比之下，这些曲翘和分层通常会在具有盖子和加强件的 IC封装中被引入。
导热焊盘108设置在IC裸片114上。由于导热焊盘108与IC裸片114热接触，导热焊盘108被配置为从IC裸片114接收热量。因此，焊盘108可以由例如铜、镀镍铜或铝之类的导热材料以及其他合适的材料制成。焊盘108的厚度在大约0.5mm到大约3.0mm之间，但是也可以使用其他厚度。
焊盘108具有顶表面132和底表面140。顶表面132面向散热器102，而底表面140面向IC裸片114。为了增强焊盘108和散热器102之间的热传递，协调性(confirming)传热材料164被设置于顶表面132和散热器102的底表面170之间。类似地，为了增强焊盘 108和IC裸片114之间的热传递，协调性传热材料138被置于底表面140和IC裸片114 的顶表面128之间。协调性传热材料138、164可以是热界面材料(TIM)或相变材料(PCM)。协调性传热材料138、164可以包括金属、碳或其他高导热性颗粒、填料或添加剂，其增强了协调性传热材料138、164的传热系数。协调性传热材料138、164通常是热传导率为至少约0.3W/m·K的传热材料。适合使用协调性传热材料138、164的材料的示例包括导热膏(thermal grease)、导热环氧树脂(thermally conductive epoxy)、相变材料(phase change material)、导热带(conductive tape)和涂硅织物(silicone-coated fabric)以及其他合适材料。协调性传热材料138、164可以是柔软的或顺应性粘合剂(compliant adhesive)，以使得能够补偿芯片封装160内的相邻IC裸片114之间或相邻芯片封装160的IC裸片114之间的不匹配的高度(如之后在图8-10所示)。在一个示例中，协调性传热材料138、164 可以是热凝胶(thermalgel)或热环氧树脂(thermal epoxy)，例如可从新泽西州普林斯顿章克申(PrincetonJunction,New Jersey)的AI技术公司(AI Technology,Inc.)获得的封装组件附着粘合剂。在另一个例子中，协调性传热材料138、164可以是相变材料，例如Laird PCM 780。在又一示例中，协调性传热材料138、164可以是软导热填充材料，例如T630 热凝胶或A-Gap 580，其可从Parker Hannifin Corp的分公司Chomerics获得。从裸片114 通过焊盘108和协调性传热材料138、164到散热器102的热传递可被认为是用于热传递的第一热传递路径，其增强了下文进一步描述的其他热传递路径(即，使得其他热传递路径更有效率)。
焊盘108额外地与热载体106连接，该热载体106为裸片114和散热器102之间的热传递提供第二热传递路径。由于热载体106和散热器102之间的界面与焊盘108通过传热材料138、164将热量传递到散热器102的区域在空间上远离，从裸片114到散热器102 的传热率与仅仅通过两条热传递路径中的任何一条相比，会大大增加。此外，热载体106 与散热器102之间的界面和裸片114之间的空间分离使得能够，通过利用热载体106将热量从相邻的潜在热敏感区域引导至可更容易地接纳较高热负荷的区域，在封装160中实现更好热管理。这有利地使得能够对具有不同耐热性的裸片114进行更高密度的封装。
在图1所示的示例中，热载体106具有第一端124和第二端126。热载体106的第一端124被安装到焊盘108上。例如，热载体106的第一端124被设置在形成于焊盘108中的孔116中。热载体106的第一端124和焊盘108可以在它们之间具有传热增强连接材料，诸如焊料(solder)、钎焊材料(brazing material)、导热粘合剂(thermally conductive adhesive)或其他传热增强材料。
热载体106的第二端126被安装到散热器102上。例如，热载体106的第二端126被设置在形成于散热器102中的槽104中。热载体106的第二端126和散热器102也可以在它们之间具有传热增强连接材料110，例如焊料、钎焊材料、导热粘合剂或其它传热增强材料。由于热载体106的第二端126被固定到散热器102上，而热载体106的第一端124 和焊盘108可以相对于散热器102相对自由地移动，所以散热器102的底部170与裸片114 的顶部128之间的容差不匹配或高度变化很容易通过热载体106的悬伸式灵活性来适应，从而减小引入芯片封装160和PCB 136的应力，同时提供从裸片114到散热器102的极好的热传递。
由于热载体106的有效热传递，热载体106的第二端126可以被耦接到离裸片114的位置相对较远的散热器102。例如，热载体106的第二端126可通过传热增强连接材料110 以超出芯片封装160的平面范围(例如，如划定芯片封装160的边缘的虚线162所示)的距离被耦接到散热器102。因此在此示例中，由裸片114产生的热量被传递至远远超出芯片封装160的边界的散热器102，使得芯片封装160的正上方的散热器102的区域具有较轻的热负载并且从而更能够顺应正下方的芯片封装160的组件的热调节。以不同的方式来看该示例，热载体106和散热器102之间的偏移连接使得散热器102的更大面积可被用于特定芯片封装尺寸的热管理，从而由于能够通过热载体106有效地将热量传递到散热器102 的空间上远离的区域(相对于裸片114的位置)，使得能够在不超过芯片封装160的热预算的前提下，允许产生更多的热量和实现更大的芯片密度。
现在更详细地描述热载体106的一个实施例的功能和构造，热载体106被配置为导热管并且在其中密封有传热增强材料。传热增强材料的选择利用了热传导和相变两者的原理来有效地管理焊盘108和散热器102之间的热传递。在热载体106的第一端124处的热界面，即通过传热材料138接触IC裸片114的焊盘108，液相的并且与导热固体表面接触的传热增强材料通过从焊盘108和裸片114吸收热量而变成蒸汽。然后，蒸汽在热载体106 的热的第一端124与冷界面(即从散热器102悬伸的热载体106的第二端126)之间运行，并且冷凝回液体——释放潜热。然后液体通过毛细作用和/或重力返回至热界面，并循环重复。由于沸腾和冷凝的传热系数非常高，热载体106有效且高效地将来自裸片114和焊盘 108的热量传导至散热器102。
在另一个实施例中，热载体106可以可选地被配置为蒸汽室。蒸汽室通常是其中密封有传热增强材料的金属容器。传热增强材料可以是如上所述的TIM或PCM。金属容器的内表面可以被纹理化以提升传热增强材料和金属容器之间的热传递。表面纹理可以包括孔、凹槽、洞、柱和脊或其他表面纹理中的至少一个。表面纹理可以是大表面积扩大特征(large surface area enlarging feature)，例如鳍片(fin)。表面纹理的其他例子包括微槽 (micro-groove)，例如下文参考图7所进一步描述的那样。传热增强材料138用于通过毛细作用力从蒸汽室的一侧移动到另一侧。传热增强材料138的移动是被动的两相流动，其有效地通过与焊盘108接触的热载体106的表面将热量从焊盘108(和IC裸片114)抽走，并且通过与散热器102接触的热载体106的表面将热量传递到散热器102。
在又一个实施例中，热载体106可以包括液体冷却板，其可以具有通过泵或风扇强制通过其中的例如液体或气体的冷却介质流。在一个示例中，流过热载体106的冷却介质可以是通过压缩机而移动的制冷剂。在其他示例中，冷却介质可以是水、油或空气。
在又一个实施例中，热载体106可以可替代地被设置为由具有高传热系数的材料构成或涂覆的梁。具有高传热系数的合适材料包括铜、铝、石墨、石墨烯、工业金刚石和其他高传热材料。梁可以是棍、棒、管或其他合适的形状。
通常，可以选择热载体106的几何形状、材料、偏角以控制由焊盘108产生的抵靠裸片114的力。例如，悬伸式的热载体106的弹性和弹力系数(resilient and springcoefficient) 可以通过材料选择、管状轮廓、侧壁配置、管道形状等中的一个或多个来控制。由热载体 106施加的用于使焊盘108抵靠裸片114的力通常被选择以确保良好的热传递并且为低成本制造而接受大范围的制造容差，而不产生过度的力，这种过度的力将不利地导致将过大的压力施加到裸片114、封装160的组件或PCB 136上。
图2是示出被实施为安装在印刷电路板(PCB)136上并与散热器202连接的芯片封装 160的另一示例性电子器件200的横截面示意图。芯片封装160被配置为基本上与参照图1所述的相同。散热器202可以包括如图1所示的在散热器202的顶部172上的散热鳍片 150，或如图2所示的在散热器202的底部170上的散热鳍片150。
在图2所示的示例中，热载体106的第一端124被耦接到与裸片114接触的焊盘108上，如参照上文图1所述的那样。然而，热载体106的第二端126通过传热增强连接材料 110被耦接到散热器202的底部170。因此，热载体106尽管仍然从散热器202悬伸，但是完全被置于散热器202和芯片封装160之间。与上述电子器件100相比，电子器件200 的散热器202基本上是实心的，因此有利地用作法拉第笼以有益地隔离芯片封装160。
电子器件200还包括如上所述的两条热传递路径。因此，除了提供法拉第笼的好处之外，由裸片114产生的热量可通过第二热传递路径引导至远远超出芯片封装160的边界，使得散热器202的更大面积可用于对特定芯片封装尺寸进行热管理，从而随着热预算的增加而允许产生更多热量产生和实现更大的芯片密度。
图3是实现为安装在印刷电路板(PCB)136上并且具有至少一个与散热器302连接的裸片114的芯片封装160的另一示例性电子器件300的横截面示意图。图4是图3的散热器302和集成的IC封装160的局部俯视图。芯片封装160被配置为基本上与上文参照图1 所述的相同。电子器件300的构造基本上与上述电子器件100相同，除了其中焊盘308相对于裸片114的偏置不仅仅由将焊盘308耦接到散热器302的热载体106的几何形状所产生的力来控制。
在图3-4中描绘的示例中，热载体106的第一端124(以虚线示出)被耦接到焊盘308。热载体106的第二端126位于形成于散热器302中的槽104的一部分中。热载体106的第二端126通过传热增强连接材料110被耦接至散热器302。槽104的与传热增强连接材料 110相对的的一端向孔310开口。
孔310的尺寸被设计成允许焊盘308延伸穿过散热器302。因此，焊盘308的一部分被设置于散热器302的底部170下方并且与裸片114接触，而焊盘308的另一部分被设置于散热器302的顶部172的上方。
置于散热器302的顶部172上方的焊盘308的部分包括延伸超过孔310范围的凸舌412。凸舌412包括允许紧固件402通过的通孔，紧固件402与形成在散热器302的顶部172中的螺纹孔(未示出)结合。紧固件402(例如机器螺钉等)可以被拧紧以使得焊盘308穿过孔310并抵靠裸片114，从而提供对焊盘308抵靠裸片114的力的控制，该力独立于装置300的部件之间的容差累积，并且与仅仅依赖于由热载体106在组装装置300上的偏转所产生的力相比，其可更精细地被调节。
根据以上描述，显而易见的是，热载体106提供用于电子器件300的第一热传递路径。尽管未在图3-4中明确示出，但是协调性传热材料也可被设置于焊盘308和散热器302之间的孔310中以提供第二热传递路径，从而在通过第一热传递路径提供的热管理之外，增强芯片封装160的热管理。
图5是示出被实施为安装在印刷电路板(PCB)136上的芯片封装160的另一个示例性电子器件500的横截面示意图，所述芯片封装160还具有通过偏置焊盘502与散热器102连接的至少一个裸片114。芯片封装160、PCB 136和散热器102与参照图1的电子器件 100的描述基本相同。然而，可以设想，偏置焊盘502可以与本文所述的其他散热器或其他适合的散热器一起使用。
在图5的示例中，焊盘502抵靠裸片114的偏置不仅仅由将裸片502耦接到散热器102 的热载体106的几何形状所产生的力来控制。更具体地，焊盘502包括面向散热器102的顶表面132和面向芯片封装160和PCB 136的底表面140。多个螺纹套筒504从焊盘502 的底表面140延伸。紧固件506延伸穿过形成在PCB 136中的孔508并与形成在套筒504 中的螺纹孔螺纹地接合。在一个示例中，紧固件506可以被拧紧以使焊盘502的底表面140 抵靠裸片114，以确保它们之间的良好的物理接触和稳固的热传递。可替代地，如图5的示例所示，弹性力产生构件510可被设置于紧固件506的头部512和PCB 136之间，以更精确地控制由焊盘502抵靠裸片114产生的力，以确保多余的力和不需要的压力不施加到芯片封装160和PCB136，同时在焊盘502和裸片114之间保持良好的物理接触以及稳固的热传递。弹性力产生构件510可以是圆锥形弹簧垫圈(conical spring washer)、板簧(flat spring)、螺旋弹簧(coil spring)、弹性衬套(elastomeric bushing)或其他弹性力产生结构中的一个或多个。
在图5所示的示例中，焊盘502是导热的并且被配置为从IC裸片114接收热量。如上述焊盘108一样，焊盘502可以由导热材料(例如铜、镀镍铜或铝)以及其他合适的材料制成。为了增强焊盘502与散热器102之间的热传递，在顶表面132和散热器102的底表面170之间设置协调性传热材料164。类似地，为了增强焊盘502与裸片114之间的热传递，在底表面140和IC裸片114的顶表面128之间设置协调性传热材料138。散热器102 与IC裸片114之间通过焊盘502和传热材料138、164的热传递确定了如上所述的第一热传递路径。
焊盘502另外与热载体106连接，热载体106提供了用于裸片114与散热器102之间的热传递的第二热传递路径。由于热载体106与散热器102之间的界面与焊盘502通过传热材料138、164传递热量到散热器102的区域在空间上相距较远，与仅仅通过这些热传递路径中的任何一个相比，从裸片114到散热器102的传热率大大增加。此外，热载体106 与散热器102之间的界面和裸片114之间的空间上的分离使得能够，通过利用热载体106 将热量从相邻的潜在热敏区域传递到更容易接纳更高的热负荷的区域，在封装160内实现更好的热管理。这有利地使得能够对具有不同耐热性的裸片114进行更密集的封装。
热载体106和散热器102的连接如上文参照图1所述。然而，可以预期，能够使用替代配置，例如但不限于，如参考图2-4所示和所描述的。
在图5所示的示例中，热载体106具有第一端124和第二端126。热载体106的第一端124被安装到焊盘502。例如，热载体106的第一端124被置于形成于焊盘502中的孔 116中。热载体106的第一端124和焊盘502之间可以具有传热增强连接材料，例如焊料、钎焊材料、导热粘合剂或其他传热增强材料。
热载体106的第二端126被安装到散热器102上。例如，热载体106的第二端126被置于形成在散热器102中的槽104中。热载体106的第二端126和散热器102之间也可以具有传热增强连接材料110，例如焊料、钎焊材料、导热粘合剂或其他传热增强材料。由于热载体106的第二端126被固定到散热器102，而热载体106的第一端124和焊盘502 可相对于散热器102相对自由地移动，因此散热器102的底部170与裸片114的顶部128 之间的容差不匹配或高度变化易于通过热载体106的悬伸式灵活性来顺应，从而减少了引入芯片封装160和PCB 136的压力，同时增强了芯片封装160内的裸片114的热管理。
由于热载体106的有效热传递，热载体106的第二端126可以被耦接到散热器102的离裸片114的位置较远的位置。如上所述，悬伸式热载体106的使用允许由裸片114产生的热量被传递到远超出芯片封装160边界的散热器102，使得散热器102的位于芯片封装 160的正上方的区域具有较轻的热负载，并因此能够更好地顺应正下方的芯片封装160的部件的热调节。该配置使得具有相对于芯片封装尺寸的较大的散热器面积，从而由于能够有效地将热量经由热载体106传递到散热器102的空间上远离的区域，能够在不超过芯片封装160的热预算的前提下，允许产生更多的热量和实现更大的芯片密度。
在固件506是导热的(例如紧固件506由不锈钢或普通钢制成)的实施例中，来自裸片114的热量也通过第三热传递路径从焊盘502通过套筒504和紧固件506被传递至PCB136。第三热传递路径增加和增强了通过第一和第二热传递路径从裸片114移除热量，从而提供芯片封装160的更稳固的热管理。此外，由于第三热传递路径将热量传送给PCB 136 而不是散热器102，所以散热器102吸收热量的能力不会因增加了被传送至散热器102的另一热源而减小。
图6是IC裸片114、热载体106和散热器102之间的热界面的局部横截面示意图。图6中所示的热界面主要用于通过协调性传热材料138、164(即，沿着第一热传递路径)在 IC裸片114和散热器102之间传递热量，并且通过热载体106(即，沿着第二热传递路径) 在IC裸片114和散热器102之间传递热量。
在图6所示的实施例中，弹性物602可被用于焊盘108和散热器102之间。弹性物602促使焊盘108与裸片114良好且牢固的物理接触，从而增强了裸片114和焊盘108之间的热传递。
在一个实施例中，弹性物602可以是在焊盘108和散热器102之间所使用的弹簧形式。该弹簧形式可以是圆锥形弹簧垫圈、板簧、螺旋弹簧或其他弹簧形式。弹簧形式促使焊盘 108与裸片114良好且牢固的物理接触，从而增强了裸片114与焊盘108之间的热传递。
弹性物602可以可选地包括一个或多个孔。当弹性物602在散热器102和焊盘108之间被压缩时，这些孔提供了空间，置于散热器102和焊盘108之间的热界面材料(TIM) 或相变材料(PCM)可以通过该空间。当TIM或PCM(即传热增强材料)在散热器102 和焊盘108之间挤压时，传热增强材料不仅涂覆在散热器102和焊盘108的表面，而且也包裹弹性物602。被包裹的弹性物602与传热增强材料之间具有良好的热传递。因此，通过在散热器102和焊盘108之间提供多个导热路径的组合来增强散热器102和焊盘108(以及最终裸片114)之间的热传递，导热路径组合中包括直接通过弹性物602的路径、直接通过传热增强材料的路径以及被同时通过弹性物体602和传热增强材料传输的路径。因此，与传统的热界面相比，如图6所示的通过第一热传递路径的热传递具有改进的热传递特性，并且从而允许由热界面服务的芯片封装160具有更高的性能和可靠性。
图7是具有填充其间间隙的热界面材料(TIM)或相变材料(PCM)的相对表面之间的另一热界面的局部横截面示意图。该相对表面在图7中示为焊盘108的底部表面140和裸片114的顶部，该相对表面可以是在其间设置有TIM或PCM(即传热增强材料)的任何相对的表面。
穿过界面的热传递通过形成在包括该界面的相对表面中至少一个表面中的微槽702来增强。在图7提供的示例中，微槽702形成在焊盘108的底表面140中，而裸片114的顶部128是光滑的。微槽702通常具有宽度704，该宽度非常小使得这些微槽702的总面积 (即，微槽702的总长度乘以宽度704)比不具有微槽的焊盘108的底表面140的面积708 小很多，例如小至少90％。
微槽702可以通过蚀刻或任何其他合适的方法在焊盘108中形成。对于一些示例，相对于焊盘108的一个方向，微槽702可以以行、列、正倾斜对角线、负倾斜对角线或者它们的组合的形式被布局。对于一些示例，微槽702可以具有大约0.1mm的深度，而多于两个槽的交点可以具有大约0.2mm的深度。
微槽702不仅仅通过增加可用于热传递的热界面的总表面积，还通过将协调性传热材料138中的气泡或空隙限制到微槽702中，而使得协调性传热材料138在整个区域708中基本上无气泡和空隙，来增强穿过界面的热传递。由于大部分热传递发生在区域708上，因此在该区域中的协调性传热材料138中缺少绝热的气泡和空隙，不仅改善了热传递效率，而且由于气泡和空隙被优先限制在微槽702中，还促进了焊盘108的热传递的均匀性。
可选择的，微槽702可以另外包括多个凸出结构706。凸出结构706通常延伸到微槽702的空间中。例如，凸出结构706可受限于微槽702的空间，而不会延伸超过焊盘108 的底表面140以避免破裂。凸出结构706可以由与焊盘108相同的材料制成。可替代地，凸出结构706也可以由其他材料(例如碳纳米管)在微槽702的空间内沉积或生长而形成。凸出结构706可以间隔得足够远以允许置于传热增强材料中的导热颗粒在其间移动。凸出结构706起到将传热增强材料138中带有的较大气泡分解成较小气泡的作用。较小的气泡可以被吸收到协调性传热材料138中，从而消除了气泡的绝热效应。然而，即使那些被突出结构706分解的气泡没有被吸收到协调性传热材料138中，它们也远小于原始气泡，因此绝热性较差，从而促进了通过表面之间的界面的热传递效率的提高。这样，凸出结构706 也额外地增强了通过界面的热传递。
为了更加清晰，特别地，可以预期到，基本上任何具有协调性传热材料以填充相对表面之间间隙的热界面都可以通过利用参照图6-7说明和描述的结构和技术中的任何一个或两个，以适于改善由协调性传热材料所桥接的相对表面之间的传热。
图8是具有与公共散热器802连接的多个IC封装160的电子器件800的横截面示意图。如上文参考图1所述，IC封装160被安装到PCB 136上。另外，每个IC封装160包括至少一个IC裸片114。至少一个IC裸片114中的至少一个裸片通过热载体106，例如以悬伸方式被耦接到散热器802。每个芯片封装160通过单独的热载体106被悬伸式地耦接到公共散热器802使得每个热载体106的自由端可以分别且独立地相对于其他热载体106移动，由此补偿了每个芯片封装160和散热器802的高度之间的高度变化和容差累积，使得过度的压力不被施加到裸片114、封装160或PCB 136，同时保持裸片114和焊盘108之间的良好且紧密的接触，该良好且紧密的接触可以实现裸片114和散热器802之间的稳固的热传递。尽管图8所示的示例以参照图1描绘和描述的方式示出了封装160和散热器802之间的耦接，但是可以预期的是，封装160、PCB 136和散热器802之间的耦接可以以图1-7 描绘和描述的任何方式或其他合适的方法来替代实现。
图9是具有多个与公共散热器902连接的裸片114的一个IC封装160的电子器件900的横截面示意图。图10是图9的电子器件900的俯视图。参考图9-10，如上参照图1所述，IC封装160被安装到PCB 136。另外，IC封装160包括至少两个IC裸片114，两个 IC裸片114通过单独的热载体106以例如悬伸的方式被耦接到散热器902。每个裸片114 通过单独的热载体106以悬伸的方式耦接到公共散热器902使得每个热载体106的自由端分别且独立地相对于其他热载体106移动，由此补偿每个裸片114和散热器902的高度之间的高度变化和容差累积，使得不会有过度的压力被施加到裸片114、封装160或PCB 136 上，同时保持裸片114和焊盘108之间的良好且紧密的接触，该良好且紧密的接触可以实现裸片114和散热器902之间的稳固的热传递。尽管图9中描绘的示例以参照图1描绘和描述的方式示出了封装160和散热器902之间的耦接，但可以预期封装160、PCB 136和散热器902之间的耦接可以以参考图1-7描绘和描述的任何方式或其他适合的方法来替代实现。
图11是具有与置于相邻槽1106中的散热器102连接的印刷电路板136的电子盒(electronic cassette)1100的侧视图。电子盒1100具有由横向侧壁、顶部、底部、前部和后部组成的壳体1102。壳体1102还包括多个从顶部和底部部分地延伸到壳体1102中的凸舌1104。多个槽1106被限定在凸舌1104之间以及最外面的凸舌1104与壳体1102的横向侧壁之间。槽1106至少向电子盒1100的前部开口，从而允许包括一个或多个安装在其上的芯片封装160的PCB 136被可移除地存储在外壳1102的槽1106中。与包含PCB 136的槽1106相邻的至少一个槽1106具有置于其中的散热器102。根据形成在PCB 136中的芯片封装160的高度，容纳散热器102的槽1106可以被置于直接相邻的槽1106中，或更适合于容纳由于芯片封装160的高度而在PCB 136和散热器102之间所需空间的其他邻近的槽中。
电子盒1100通常被设置成将热量从包含散热器102的槽1106引导出去。因此，电子盒1100充分地增加了可以从芯片封装160传递到散热器102中的热量，从而允许更高的封装密度，提升了热管理和实现更稳固性能。尽管图11中描绘的示例以参照图1描绘和描述的方式示出了封装160和散热器102之间的耦接，但可以预期的是，封装160、PCB 136 和散热器102之间的耦接可以以参考图1-10所描绘和描述的任何方式，或其他合适的方式来替代实现。
因此，上文已经描述了包括悬伸式热载体的芯片封装和电子器件。悬伸式热载体使得热载体的自由端能够相对于散热器移动，从而基本上消除了散热器与裸片表面之间的距离的容差问题。动态安装的热载体还减少了在热传递界面上所需的热界面材料的厚度，因为不再需要厚的热界面材料层来补偿容差堆叠问题。热界面材料的减小的厚度提供了更好的热传递和热管理，并且最终提高裸片性能。
在另一个优点中，由热载体的自由端施加在IC裸片上的力基本上与裸片和散热器之间的容差和尺寸变化无关。因此，可以更精确地控制对裸片和PCB产生的压力，从而减少IC 封装和PCB上不必要的压力，同时提高器件的可靠性和性能。另外，在本文中描述的一些示例中在裸片和散热器之间提供了两条甚至三条热传导路径，这进一步提高了热量从裸片中被去除的速率。此外，由于热载体将热量传递到的散热器区域与焊盘将热量传递到的散热器区域空间远离，与仅仅通过热传递路径中的任何一条路径相比，从裸片到散热器的传热率大大增加。此外，由于本文描述的热管理封装解决方案可用于无盖IC封装，因此IC 封装的材料和组装成本降低，同时提供对IC封装的裸片所产生热量的更稳固的热管理。
在第一示例中，本文描述的技术可以体现为包括具有至少第一槽和第二槽的壳体的固态电子组件。第一板组件被置于壳体的第一槽中。第一板组件具有被安装到第一板组件的集成电路(IC)裸片。第二板组件被置于壳体的第二槽中。第二板组件包括导热板和第一热载体。第一热载体具有第一端和第二端。第一端被机械固定到导热板上。第二端从导热板悬伸。第二端与被安装到第一板上的IC裸片的上表面导热接触。
在第二示例中，第一示例中描述的导热板形成法拉第笼的一部分。
在第三示例中，提供了一种用于对从集成电路(IC)裸片产生的热量进行热管理的方法。该方法包括：(A)将热量从IC裸片传递至热载体的第一端；和(B)将热量从热载体的第二端传递到导热板，热载体的第一端从导热板悬伸。
尽管前述内容是针对本公开的实施例，但是在不脱离本公开的基本范围的情况下可以设计出其他和进一步的实施例，并且其范围由所附的权利要求确定。

Claims (21)

1.一种固态电子组件，其特征在于，所述固态电子组件包括：
衬底；
第一集成电路IC裸片，所述第一集成电路IC裸片被安装到所述衬底；以及
被安装在所述第一集成电路IC裸片上的散热器，所述散热器包括：
导热板；以及
第一热载体，所述第一热载体具有第一端和第二端，所述第一端被机械地固定到所述导热板；所述第二端从所述导热板悬伸，所述第二端与所述第一集成电路IC裸片的上表面导热接触。
2.根据权利要求1所述的固态电子组件，其特征在于，所述散热器还包括：
槽，所述槽将所述第一热载体的第一端容纳于其中。
3.根据权利要求1所述的固态电子组件，其特征在于，所述第一热载体的第一端被钎焊或焊接至所述导热板。
4.根据权利要求1所述的固态电子组件，其特征在于，所述第一热载体的第一端以悬伸的取向被耦接至所述导热板。
5.根据权利要求1所述的固态电子组件，其特征在于，所述第一热载体的第二端能相对于所述导热板自由移动。
6.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
热界面材料，所述热界面材料被设置于所述第一热载体的第二端与所述导热板之间。
7.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
热界面材料，所述热界面材料被设置于所述第一热载体的第二端与所述第一集成电路IC裸片之间。
8.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
导热弹性物，所述导热弹性物被设置在所述第一热载体的第二端与所述导热板之间。
9.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
被耦接到所述第一热载体的第二端的焊盘，所述焊盘与所述第一集成电路IC裸片热接触。
10.根据权利要求9所述的固态电子组件，其特征在于，所述导热板包括槽，形成在所述导热板中的所述槽朝向被配置为容纳焊盘的孔开口。
11.根据权利要求10所述的固态电子组件，其特征在于，所述焊盘朝向所述第一集成电路IC裸片偏置。
12.根据权利要求11所述的固态电子组件，其特征在于，所述固态电子组件还包括：
至少一个紧固件，所述至少一个紧固件接合所述焊盘并且偏置所述焊盘以抵靠所述第一集成电路IC裸片。
13.根据权利要求10所述的固态电子组件，其特征在于，所述导热板还包括：
传热鳍片，所述传热鳍片从所述导热板向所述第一集成电路IC裸片延伸。
14.根据权利要求10所述的固态电子组件，其特征在于，所述导热板还包括：
传热鳍片，所述传热鳍片从所述导热板向远离所述第一集成电路IC裸片的方向延伸。
15.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
第二集成电路IC裸片，所述第二集成电路IC裸片被耦接到所述衬底，所述第一集成电路IC裸片和第二集成电路IC裸片被所述散热器覆盖；以及
第二热载体，所述第二热载体具有第一端和第二端，所述第二热载体的第一端被机械地固定到所述导热板；所述第二热载体的第二端从所述导热板悬伸，所述第二热载体的第二端与所述第二集成电路IC裸片的上表面导热接触。
16.根据权利要求15所述的固态电子组件，其特征在于，所述第一和第二集成电路IC裸片和所述衬底属于第一集成电路IC封装，并且所述固态电子组件还包括：
第二集成电路IC封装，所述第二集成电路IC封装具有至少一个或多个集成电路IC裸片，所述第一集成电路IC封装和第二集成电路IC封装被所述散热器覆盖；以及
至少一个第三热载体，所述第三热载体具有第一端和第二端，所述第三热载体的第一端被机械地固定到所述导热板；所述第三热载体的第二端从所述导热板悬伸，所述第三热载体的第二端与包括在所述第二集成电路IC封装中的所述至少一个或多个集成电路IC裸片的上表面导热接触，其中所述导热板覆盖所述第一集成电路IC封装和第二集成电路IC封装。
17.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
导热块，所述导热块提供在所述第一集成电路IC裸片与所述第一热载体的第二端之间的导热的热传递路径。
18.根据权利要求17所述的固态电子组件，其特征在于，所述固态电子组件还包括：
热界面材料，所述热界面材料被设置在所述导热块与所述导热板之间。
19.根据权利要求17所述的固态电子组件，其特征在于，所述固态电子组件还包括：
导热弹性物，所述导热弹性物被设置在所述导热块与所述导热板之间。
20.根据权利要求17所述的固态电子组件，其特征在于，所述导热块被固定到所述衬底上。
21.根据权利要求1所述的固态电子组件，其特征在于，所述固态电子组件还包括：
热界面材料，所述热界面材料被设置在所述第一热载体与所述导热板和所述第一集成电路IC裸片中的至少一个之间，所述热界面材料包括高导热颗粒。
CN201820586072.2U 2017-04-24 2018-04-23 固态电子组件 Active CN208608187U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/495,720 US10147664B2 (en) 2017-04-24 2017-04-24 Dynamic mounting thermal management for devices on board
US15/495,720 2017-04-24

Publications (1)

Publication Number Publication Date
CN208608187U true CN208608187U (zh) 2019-03-15

Family

ID=63854774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820586072.2U Active CN208608187U (zh) 2017-04-24 2018-04-23 固态电子组件

Country Status (2)

Country Link
US (1) US10147664B2 (zh)
CN (1) CN208608187U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230376234A1 (en) * 2019-11-19 2023-11-23 Invensas Llc 3d memory circuit

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016220265A1 (de) * 2016-10-17 2018-04-19 Zf Friedrichshafen Ag Wärme ableitende Anordnung und Verfahren zur Herstellung
US10404575B2 (en) * 2017-09-25 2019-09-03 Hewlett Packard Enterprise Development Lp Switching device having ports that utilize independently sized buffering queues
EP3481161A1 (en) * 2017-11-02 2019-05-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with transistor components arranged side by side
US11920869B2 (en) * 2020-02-19 2024-03-05 Continental Automotive Systems, Inc. Balanced heat transfer mechanism and control for automotive vehicles communication systems
US11488887B1 (en) 2020-03-05 2022-11-01 Xilinx, Inc. Thermal enablement of dies with impurity gettering
CN114585212B (zh) * 2020-11-30 2024-05-17 华为技术有限公司 散热装置和电子设备
US11330738B1 (en) * 2020-12-23 2022-05-10 Xilinx, Inc. Force balanced package mounting
US11246211B1 (en) 2021-03-01 2022-02-08 Xilinx, Inc. Micro device with through PCB cooling

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323294A (en) 1993-03-31 1994-06-21 Unisys Corporation Liquid metal heat conducting member and integrated circuit package incorporating same
US6665187B1 (en) 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
JP2005228954A (ja) * 2004-02-13 2005-08-25 Fujitsu Ltd 熱伝導機構、放熱システムおよび通信装置
US7180179B2 (en) * 2004-06-18 2007-02-20 International Business Machines Corporation Thermal interposer for thermal management of semiconductor devices
US7205653B2 (en) * 2004-08-17 2007-04-17 Delphi Technologies, Inc. Fluid cooled encapsulated microelectronic package
US7615854B2 (en) * 2005-11-03 2009-11-10 International Rectifier Corporation Semiconductor package that includes stacked semiconductor die
US20080128897A1 (en) 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
JP6112077B2 (ja) * 2014-07-03 2017-04-12 トヨタ自動車株式会社 半導体装置
US9792961B2 (en) 2014-07-21 2017-10-17 Advanced Micro Devices, Inc. Distributed computing with phase change material thermal management
US9490188B2 (en) 2014-09-12 2016-11-08 International Business Machines Corporation Compute intensive module packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230376234A1 (en) * 2019-11-19 2023-11-23 Invensas Llc 3d memory circuit

Also Published As

Publication number Publication date
US20180308783A1 (en) 2018-10-25
US10147664B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
CN208608187U (zh) 固态电子组件
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
US9721868B2 (en) Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
KR102005313B1 (ko) 반도체 장치
US9153520B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
CN109962043A (zh) 电子装置
US10262920B1 (en) Stacked silicon package having a thermal capacitance element
US20110024892A1 (en) Thermally enhanced heat spreader for flip chip packaging
US7675163B2 (en) Carbon nanotubes for active direct and indirect cooling of electronics device
CN104347544A (zh) 在堆叠管芯的侧壁上具有热介面材料的封装件
CN104465552A (zh) 封装结构及光模块
JP5534067B1 (ja) 電子部品、および電子部品冷却方法
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
CN104576567B (zh) 包括电子器件的集成电路芯片以及电子系统
US20210249328A1 (en) Stacked silicon package assembly having thermal management
CN105655307A (zh) 一种均热板散热基板功率模块结构
CN112352311A (zh) 带有芯片内散热器的集成电路
CN105099564B (zh) 封装结构及光模块
JP5963732B2 (ja) チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
CN210607230U (zh) 一种用于系统散热的封装结构
CN104934386A (zh) 封装结构及光模块
CN105938821B (zh) 热增强的散热器
JP2009076622A (ja) ヒートシンクおよびそれを用いた電子装置
CN208538821U (zh) 一种小型化封装散热装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant