CN208570611U

CN208570611U - 一种单片集成半导体阵列器件

Info

Publication number: CN208570611U
Application number: CN201821092601.XU
Authority: CN
Inventors: 刘召军; 刘亚莹; 张珂; 刘弈博
Original assignee: Southwest University of Science and Technology
Current assignee: Southwest University of Science and Technology; Southern University of Science and Technology
Priority date: 2018-07-10
Filing date: 2018-07-10
Publication date: 2019-03-01
Anticipated expiration: 2028-07-10

Abstract

本实用新型实施例公开了一种单片集成半导体阵列器件，该阵列器件包括衬底及位于衬底上阵列排布的多个集成半导体器件；集成半导体器件包括HEMT及LED；HEMT位于衬底的第一区域，HEMT包括沿远离衬底方向依次层叠设置的沟道层、空间层、势垒层及源极和栅极；LED位于衬底的第二区域，LED包括沿远离衬底方向依次层叠设置的n型层、有源层、p型层及p型电极；n型层的侧壁与沟道层的侧壁接触。本实用新型实施例提供的阵列器件完全基于三族氮化物，阵列中的单个器件为HEMT‑LED集成器件，器件内部无需金属线连接，可以简化器件结构，减少寄生电阻，制备更小尺寸的LED微显示器，实现完全基于三族氮化物的微显示器。

Description

一种单片集成半导体阵列器件

技术领域

本实用新型实施例涉及半导体发光器件技术，尤其涉及一种单片集成半导体阵列器件。

背景技术

GaN基LED具有发光效率高、亮度高和寿命长等优点，被广泛用于照明、汽车灯头和显示背光源等领域。具有微米尺寸的LED继承了传统LED的优点，同时由于尺寸小，可实现高像素、高分辨率，目前被广泛用于LED微显示技术，可见光通讯、AR/VR等领域。基于LED的微显示技术通常需要结合GaN基LED阵列和Si基CMOS晶体管，使得系统复杂，各种元件互连引入的寄生电感、电容和电阻也会使器件的性能降低。GaN基HEMT具有击穿电压高、开关频率高等优点，HEMT中的二维电子气使其具有更好的开关特性。因此，将GaN基LED与GaN基HEMT集成，并形成HEMT-LED阵列，即可实现完全基于三族氮化物的LED微显示阵列，用于实现LED微显示器或可见光通讯。

目前的HEMT-LED集成技术仅限于传统尺寸的单个HEMT-LED集成，主要通过在HEMT上二次外延生长LED或在LED上二次外延生长HEMT实现。在实现的过程中往往存在干法刻蚀，这将导致刻蚀条件难以精确控制，可重复性差，并且刻蚀引起的损伤会降低器件的性能。除此之外，传统方法制备的HEMT-LED器件还存在器件隔离困难、需要额外金属连接的问题，影响器件性能。

实用新型内容

本实用新型实施例提供一种单片集成半导体阵列器件，该阵列用于LED微显示技术时可以简化系统结构，节省空间，可制备更小尺寸的LED微显示器。

第一方面，本实用新型实施例提供一种单片集成半导体阵列器件，包括衬底以及位于所述衬底上阵列排布的多个集成半导体器件；所述集成半导体器件包括高电子迁移率晶体管HEMT以及发光二极管LED；

其中，所述HEMT位于所述衬底的第一区域，所述HEMT包括沿远离所述衬底方向依次层叠设置的沟道层、空间层、势垒层以及设置于所述势垒层上的源极和栅极；

所述LED位于所述衬底的第二区域，所述LED包括沿远离所述衬底方向依次层叠设置的n型层、有源层、p型层以及设置于所述p型层上的p型电极；

所述n型层的侧壁与所述沟道层的侧壁接触；

多条沿列方向排布的扫描线，所述扫描线与所述HEMT的栅极电连接；

多条沿行方向排布的数据线，所述数据线与所述LED的p型电极电连接。

本实用新型实施例提供一种单片集成半导体阵列器件，包括衬底以及位于衬底上阵列排布的多个集成半导体器件；集成半导体器件包括HEMT以及LED；其中，HEMT位于衬底的第一区域，HEMT包括沿远离衬底方向依次层叠设置的沟道层、空间层、势垒层以及设置于势垒层上的源极和栅极；LED位于衬底的第二区域，LED包括沿远离衬底方向依次层叠设置的n型层、有源层、p型层以及设置于p型层上的p型电极；n型层的侧壁与沟道层的侧壁接触；多条沿列方向排布的扫描线，扫描线与HEMT的栅极电连接；多条沿行方向排布的数据线，数据线与LED的p型电极电连接。通过设置LED的n型层的侧壁与HEMT沟道层的侧壁直接接触，可以使HEMT的沟道层形成的二维电子气(2DEG)与LED的n型层直接接触，无需金属线连接，可以有效减少金属连接引入的寄生电阻，节省空间，可制备更小尺寸的LED微显示器，通过数据线给LED提供驱动电压信号，通过扫描线给HEMT的栅极提供扫描电压信号实现HEMT的导通或截止，从而控制LED发光，实现LED微显示器或可见光通讯。

附图说明

图1是本实用新型实施例提供的一种单片集成半导体阵列器件的俯视示意图；

图2是图1沿剖线A-A′的剖面结构示意图；

图3为本实用新型实施例提供的集成半导体阵列器件的等效电路图；

图4是本实用新型实施例提供的单片集成半导体阵列器件中一个半导体器件的一种结构的俯视示意图；

图5是图4沿剖线B-B′的剖面结构示意图；

图6是本实用新型实施例提供的另一种集成半导体器件的结构示意图；

图7是本实用新型实施例提供的另一种集成半导体器件的结构示意图；

图8是本实用新型实施例提供的另一种集成半导体器件的结构示意图；

图9是本实用新型实施例提供的另一种集成半导体器件的结构示意图；

图10是本实用新型实施例提供的另一种集成半导体器件的结构示意图；

图11是本实用新型实施例提供的一种单片集成半导体阵列器件的制备方法的流程示意图；

图12是本实用新型实施例提供的一种集成半导体器件的制备方法的流程示意图；

图13是本实用新型实施例提供的形成HEMT叠层结构后的器件剖面结构示意图；

图14是本实用新型实施例提供的去除第二区域的HEMT叠层结构后的器件剖面结构示意图；

图15是本实用新型实施例提供的形成LED叠层结构后的器件剖面结构示意图；

图16是本实用新型实施例提供的形成电极后的器件剖面结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。此外，本实用新型提供了各种特定的工艺和材料的例子，但是正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。除非在下文中特别指出，器件的各部分均可采用本领域公知的工艺和材料实现。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括其它的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

以下结合附图对本实用新型实施例进行具体说明。图1为本实用新型实施例提供的一种单片集成半导体阵列器件的俯视示意图，图2为图1沿剖线A-A′的剖面结构示意图。参考图1和图2，本实用新型实施例提供的集成半导体阵列器件包括衬底100以及位于衬底100上阵列排布的多个集成半导体器件200；集成半导体器件200包括高电子迁移率晶体管HEMT210以及发光二极管LED220；其中，HEMT210位于衬底100的第一区域，HEMT210包括沿远离衬底100方向依次层叠设置的沟道层211、空间层212、势垒层213以及设置于势垒层213上的源极214和栅极215；LED220位于衬底100的第二区域，LED220包括沿远离衬底100方向依次层叠设置的n型层221、有源层222、p型层223以及设置于p型层223上的p型电极224；n型层223的侧壁与沟道层211的侧壁接触；多条沿列方向排布的扫描线110，扫描线110与HEMT210的栅极215电连接；多条沿行方向排布的数据线120，数据线120与LED220的p型电极224电连接。

其中，衬底100为绝缘衬底，可以选用硅材料、氮化镓材料、蓝宝石材料或碳化硅材料；HEMT和LED的各层都可以选用第Ⅲ族氮化物材料；电极可以选用常用金属或金属合金材料；本实用新型实施例对此不作限定。

图3为本实用新型实施例提供的集成半导体阵列器件的等效电路图。具体的，将HEMT的源极接地，与LED的p型电极电连接的数据线为LED提供驱动电压信号，与HEMT的栅极电连接的扫描线提供栅极扫描电压信号，通过调节数据线和扫描线提供的电压实现对LED发光的控制，可以用于显示或可见光通信。

本实用新型实施例提供的单片集成半导体阵列器件，包括衬底以及位于衬底上阵列排布的多个集成半导体器件；集成半导体器件包括HEMT以及LED；其中，HEMT位于衬底的第一区域，HEMT包括沿远离衬底方向依次层叠设置的沟道层、空间层、势垒层以及设置于势垒层上的源极和栅极；LED位于衬底的第二区域，LED包括沿远离衬底方向依次层叠设置的n型层、有源层、p型层以及设置于p型层上的p型电极；n型层的侧壁与沟道层的侧壁接触；多条沿列方向排布的扫描线，扫描线与HEMT的栅极电连接；多条沿行方向排布的数据线，数据线与LED的p型电极电连接。通过设置LED的n型层的侧壁与HEMT沟道层的侧壁直接接触，可以使HEMT的沟道层形成的二维电子气(2DEG)与LED的n型层直接接触，无需金属线连接，可以有效减少金属连接引入的寄生电阻，节省空间，可制备更小尺寸的LED微显示器，通过数据线给LED提供驱动电压信号，通过扫描线给HEMT的栅极提供扫描电压信号实现HEMT的导通或截止，从而控制LED发光，实现LED微显示器或可见光通讯。

继续参考图1和2，可选的，该集成半导体器件200的LED220设置于HEMT210的一侧。

图4为本实用新型实施例提供的单片集成半导体阵列器件中一个半导体器件的一种结构的俯视示意图，图5为图4沿剖线B-B′的剖面结构示意图。可选的，该集成半导体器件200的LED220围绕HEMT210设置。

通过设置LED围绕HEMT，增加了LED的n型层和HEMT的沟道层接触面积，提高了电流的注入性和均匀性，有效提高了HEMT-LED集成器件的电学性能。

可选的，继续参考图4，HEMT210在衬底100所在平面的投影为圆形，LED220在衬底100所在平面的投影为环形，且环形的内边缘与圆形的圆周接触。

可以理解的是，图4所示的集成半导体器件形状只是示例性的实施例，HEMT210和LED220也可以设置成其他形状，只要设置LED220围绕HEMT210且LED220的n型层221侧壁与HEMT210的沟道层211侧壁接触，例如HEMT210在衬底100所在平面的投影可以设置成椭圆、矩形、菱形等封闭形状，LED220在衬底100所在平面的投影内边缘与HEMT210在衬底100所在平面的投影边缘接触，外边缘根据实际需求设置，本实用新型实施例对此不作限定。

示例性的，以下以本实用新型实施例提供的单片集成半导体阵列器件中的一个器件为例，介绍本实用新型实施例提供的单片集成半导体阵列器件。可以理解的是，本实用新型实施例提供的单片集成半导体阵列包括多个结构完全相同的阵列排布的集成半导体器件。

图6为本实用新型实施例提供的另一种集成半导体器件的结构示意图。可选的，该集成半导体器件还包括缓冲层300，缓冲层300设置于衬底100与HEMT210和LED220之间。

示例性的，衬底100可以选用蓝宝石材料，n型层221和沟道层211可以采用氮化镓(GaN)材料，由于GaN材料在蓝宝石衬底生长时可能会存在晶格失配的问题，可以在衬底100上先生长一层缓冲层300，例如可以是GaN缓冲层，缓冲层可以有效减少由于晶格失配导致的HEMT和/或LED器件的缺陷，提高器件性能。

图7为本实用新型实施例提供的另一种集成半导体器件的结构示意图。可选的，该集成半导体器件包括成核层400，设置于缓冲层300与衬底100之间。

示例性的，成核层400可以选用氮化铝(AlN)材料，成核层400的作用是生长出高晶体质量和高阻抗的GaN缓冲层。从而保障LED的高晶体质量和HEMT的高击穿电压。可选的，缓冲层300的厚度为可以为3μm；成核层400的厚度可以为150nm。成核层400与缓冲层300设置过薄可能无法有效避免晶格失配的问题，过厚会引起材料浪费。

图8为本实用新型实施例提供的另一种集成半导体器件的结构示意图。可选的，LED220与衬底100之间的缓冲层300厚度小于HEMT210与衬底100之间的缓冲层300厚度。可选的，LED220与衬底100之间的缓冲层300厚度与HEMT210与衬底100之间的缓冲层300厚度的差值范围为100～200nm。

可以理解的是，通过设置LED区域和HEMT区域缓冲层厚度不同，可以使n型层221与沟道层211、势垒层213相接触的区域位错较少，可以进一步提高器件性能。

可选的，沟道层211包括非故意掺杂GaN材料，空间层212包括氮化铝(AlN)材料，势垒层213包括铝镓氮(AlGaN)材料。可选的，沟道层211、空间层212和势垒层213的厚度分别可以为100nm、1nm和20nm。其中，铝镓氮可以为Al_xGa_1-xN，x可以为0.3。

可选的，p型层223和n型层221的材料都包括GaN材料；有源层222包括多个量子阱周期结构，每个量子阱周期结构包括层叠设置的GaN层与铟镓氮(InGaN)层。可选的，p型层223包括厚度为170nm的p型GaN层；n型层221包括厚度为1.5μm的n型GaN层；量子阱周期结构包括厚度为11nm的GaN层及厚度为3nm的InGaN层。

可选的，有源层222中的量子阱周期结构的数量为3～15。量子阱周期结构数量过多或过少，都会使LED发光性能下降。优选的，量子阱周期结构数量可以设置成5。

图9为本实用新型实施例提供的另一种集成半导体器件的结构示意图。可选的，LED220还包括电子阻挡层225，设置在有源层222与p型层223之间。可选的，电子阻挡层225包括厚度为12nm的AlGaN层。其中，铝镓氮可以为Al_xGa_1-xN，x可以为0.15。通过电子阻挡层的设置，可以防止电子溢出量子阱，提高电子空穴在量子阱的复合几率，从而提高器件发光效率。

图10为本实用新型实施例提供的另一种集成半导体器件的结构示意图。可选的，LED220还包括电流扩展层226，设置在p型电极224与p型层223之间。电流扩展层226可以选用镍/金(Ni/Au)层叠结构，通过电流扩展层的设置，可以改善LED的电流分布，提高器件性能。

图11为本实用新型实施例提供的一种单片集成半导体阵列器件的制备方法的流程示意图，图12为本实用新型实施例提供的一种集成半导体器件的制备方法的流程示意图，该制备方法包括：

步骤110、提供衬底。

其中，衬底为绝缘衬底，可以选用硅材料、GaN材料、蓝宝石材料或碳化硅材料。

步骤120、在衬底上形成阵列排布的多个集成半导体器件；集成半导体器件包括高电子迁移率晶体管HEMT以及发光二极管LED。

步骤130、形成多条沿列方向排布的扫描线和多条沿行方向排布的数据线。

其中，每条扫描线与对应行上HEMT的栅极电连接，为HEMT提供栅极扫描电压信号；每条数据线与对应LED的p型电极电连接，为LED提供驱动电压信号。

其中，在衬底上形成阵列排布的多个集成半导体器件包括：

步骤121、在衬底的第一区域和第二区域上形成HEMT的沟道层、空间层、势垒层。

步骤122、保留第一区域内的沟道层、空间层以及势垒层，去除第二区域内的沟道层、空间层以及势垒层。

步骤123、在衬底的第二区域形成LED的n型层、有源层、p型层。

其中，HEMT和LED的各层都可以选用第Ⅲ族氮化物材料。

步骤124、形成HEMT的源极、栅极以及LED的p型电极。

其中，电极可以选用常用金属或金属合金材料。

本实用新型实施例提供的单片集成半导体阵列器件的制备方法，形成了集成HEMT-LED器件形成的阵列器件，该阵列的每个器件中LED的n型层的侧壁与HEMT沟道层的侧壁直接接触，可以使HEMT的沟道层形成的二维电子气(2DEG)与LED的n型层直接接触，无需金属线连接，有效地减少了金属连接引入的寄生电阻；节省空间，可制备更小尺寸的LED微显示器，通过数据线给LED提供驱动电压信号，通过扫描线给HEMT的栅极提供扫描电压信号实现HEMT的导通或截止，从而控制LED发光，实现LED微显示器或可见光通讯。

可选的，在步骤121之前，还包括：

在衬底的第一区域和第二区域上形成缓冲层。

示例性的，衬底可以选用蓝宝石材料，n型层和沟道层可以采用GaN材料，由于GaN材料在蓝宝石衬底生长时可能会存在晶格失配的问题，可以在衬底上先生长一层缓冲层，在形成缓冲层之前还可以形成一层成核层，以有效减少由于晶格失配导致的HEMT和/或LED器件的缺陷，提高器件性能。

可以理解的是，由于半导体阵列器件包括多个半导体器件，制作缓冲层或其他层状结构时，可以利用掩模的方法，只在形成器件的第一区域和第二区域形成缓冲层，也可以整体形成缓冲层，再利用刻蚀的方法保留第一区域和第二区域的缓冲层，本实用新型实施例对此不作限定。

可选的，在执行步骤122时，还包括：

去除第二区域内部分厚度的缓冲层，以使LED与衬底之间的缓冲层厚度小于HEMT与衬底之间的缓冲层厚度。

示例性的，LED与衬底之间的缓冲层厚度与HEMT与衬底之间的缓冲层厚度的差值范围为100～200nm。通过设置LED区域和HEMT区域缓冲层厚度不同，可以使n型层与沟道层、势垒层相接触的区域位错较少，可以进一步提高器件性能。

可选的，步骤121包括：

利用金属有机化合物化学气相沉积方法，利用三甲基镓、三甲基铝和氨气分别作为镓源、铝源和氮源，依次形成沟道层、空间层以及势垒层。

可以理解的是，金属有机物化学气相沉积(MOCVD)是一种利用有机金属热分解反应进行气相外延生长薄膜的化学气相沉积技术。示例性的，图13为本实用新型实施例提供的形成HEMT叠层结构后的器件剖面结构示意图。选取2英寸的蓝宝石片作为衬底，置于MOCVD设备中，利用三甲基镓(TMGa)、三甲基铝(TMAl)和氨气(NH₃)分别作为镓(Ga)源、铝(Al)源和氮(N)源，载气为H₂，HEMT结构从下至上依次为150nm AlN成核层，3μm GaN缓冲层，100nm非故意掺杂GaN沟道层，1nm AlN空间层以及20nm Al_0.3Ga_0.7N势垒层。

可选的，步骤122包括：

在势垒层上沉积二氧化硅层；在二氧化硅层上涂覆光刻胶，并经过曝光及显影后，暴露出第二区域的二氧化硅层；利用湿法腐蚀去除第二区域的二氧化硅，暴露第二区域的势垒层；刻蚀第二区域的沟道层、空间层以及势垒层以及部分缓冲层。

图14为本实用新型实施例提供的去除第二区域的HEMT叠层结构后的器件剖面结构示意图。具体的，将步骤121形成的器件置于等离子体增强化学的气相沉积(PECVD)设备中，通入硅烷和氧气，利用PECVD方法在势垒层表面沉积一层约200nm的SiO₂；利用匀胶机在SiO₂层表面旋涂一层光刻胶正胶，烘干后对第二区域进行紫外曝光，随后经显影去除第二区域的光刻胶，暴露出第二区域的SiO₂；将显影后的器件放入缓冲氧化物刻蚀(BOE)溶液中，利用湿法腐蚀将暴露出来的SiO₂腐蚀掉，暴露出第二区域的势垒层；腐蚀完成后，将器件置于感应耦合等离子体(ICP)刻蚀设备中，通入Cl₂和BCl₄，通过反应将暴露出的HEMT叠层刻蚀至GaN缓冲层。ICP刻蚀作用为暴露缓冲层和HEMT侧壁，因此无需精确控制刻蚀时间，减小了刻蚀损伤带来的影响。示例性的，可以使单片HEMT形成像素为100*100的HEMT阵列。

可选的，步骤123包括：

利用金属有机化合物化学气相沉积方法，利用三甲基镓、三甲基铟、三甲基铝和氨气分别作为镓源、铟源、铝源和氮源，依次形成n型层、有源层以及p型层。

图15为本实用新型实施例提供的形成LED叠层结构后的器件剖面结构示意图。具体的，刻蚀完成后，依次用丙酮、酒精、去离子水将器件超声洗净；将洗净的器件再次放入MOCVD设备中，通入TMGa、TMAl、TMIn和NH₃作为Ga源、Al源、In源和N源，依次生长1.5μm的n型GaN层；InGaN/GaN量子阱有源层，周期数为5，其中GaN层厚度为11nm，InGaN阱层厚度为3nm；12nm的Al_0.15Ga_0.85N电子阻挡层以及170nm的p型GaN层。

可选的，步骤124包括：

用光刻胶将LED的p型层以及HEMT的势垒层覆盖，并暴露出势垒层的源极区域；在势垒层的源极区域上形成HEMT的源极，去除光刻胶后进行快速热退火处理；用光刻胶将LED的p型层、HEMT的势垒层以及源极覆盖，并暴露出p型层的p型电极区域；在LED的p型层上形成LED的p型电极，去除光刻胶；用光刻胶将LED的p型层、p型电极、HEMT的势垒层以及源极覆盖，并暴露出势垒层的栅极区域；在HEMT的势垒层的栅极区域上形成HEMT的栅极。

图16为本实用新型实施例提供的形成电极后的器件剖面结构示意图。具体的，形成LED叠层结构后，利用光刻工艺用光刻胶将器件顶部覆盖，仅暴露HEMT的势垒层的部分区域，利用电子束蒸发和剥离技术，在暴露出的HEMT的势垒层上方沉积Ti/Al/Ni/Au，之后在850摄氏度N₂氛围下快速热退火30s得到HEMT的源极；重复光刻工艺，用光刻胶将HEMT覆盖住，随后利用电子束蒸发沉积在LED顶端沉积一层Ni/Au层叠的电流扩展层和Ti/Al/Ni/Aup型电极；重复光刻工艺，最后利用电子束蒸发在HEMT的势垒层上蒸发Ni/Au形成栅极。

形成LED的p型电极、HEMT的栅极之后，用数据线电连接LED的p型电极，用扫描线电连接HEMT的栅极。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims

1.一种单片集成半导体阵列器件，其特征在于，包括衬底以及位于所述衬底上阵列排布的多个集成半导体器件；所述集成半导体器件包括高电子迁移率晶体管HEMT以及发光二极管LED；

所述n型层的侧壁与所述沟道层的侧壁接触；

2.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述集成半导体器件的所述LED设置于所述HEMT一侧。

3.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述集成半导体器件的所述LED围绕所述HEMT设置。

4.根据权利要求3所述的单片集成半导体阵列器件，其特征在于，所述HEMT在所述衬底所在平面的投影为圆形，所述LED在所述衬底所在平面的投影为环形，且所述环形的内边缘与所述圆形的圆周接触。

5.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，还包括缓冲层，所述缓冲层设置于所述衬底与所述HEMT和所述LED之间。

6.根据权利要求5所述的单片集成半导体阵列器件，其特征在于，还包括成核层，设置于所述缓冲层与所述衬底之间。

7.根据权利要求5所述的单片集成半导体阵列器件，其特征在于，所述LED与所述衬底之间的缓冲层厚度小于所述HEMT与所述衬底之间的缓冲层厚度。

8.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述沟道层包括非故意掺杂氮化镓材料，所述空间层包括氮化铝材料，所述势垒层包括铝镓氮材料。

9.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述p型层和所述n型层的材料都包括氮化镓材料；所述有源层包括多个量子阱周期结构，每个所述量子阱周期结构包括层叠设置的氮化镓层与铟镓氮层。

10.根据权利要求9所述的单片集成半导体阵列器件，其特征在于，所述p型层包括p型氮化镓层；所述n型层包括n型氮化镓层；所述量子阱周期结构包括交替生长的氮化镓层和铟镓氮层。

11.根据权利要求9所述的单片集成半导体阵列器件，其特征在于，所述有源层中的所述量子阱周期结构的周期数为3～15。

12.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述LED还包括电子阻挡层，设置在所述有源层与所述p型层之间。

13.根据权利要求12所述的单片集成半导体阵列器件，其特征在于，所述电子阻挡层包括铝镓氮层。

14.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述LED还包括电流扩展层，设置在所述p型电极与所述p型层之间。