CN208489840U - 复位电路及电子设备 - Google Patents

Abstract

本实用新型涉及电子技术领域，具体而言，涉及一种复位电路及电子设备。该复位电路包括：第一按键模块、第二按键模块、延时模块和复位控制模块。第一按键模块包括第一按键、第一NMOS管和第一电阻。第二按键模块包括第二按键、第二NMOS管和第二电阻。延时模块包括第四电阻和第一电容。复位控制模块包括第四NMOS管、第五电阻、第二电容和第六电阻。该复位电路仅用了少量电阻、电容及NMOS管，优化了离散电路设计，电路结构简单，占用的PCB板面积较小，成本较低，对复用按键的数量没有限制，即使用户长时间按着复位组合按键，系统也不会一直处于反复复位的状态，有效防止用户误触发复位，且组合按键延时时间和复位有效时间可单独设置，非常灵活。

Description

复位电路及电子设备

技术领域

本实用新型涉及电子技术领域，具体而言，涉及一种复位电路及电子设备。

背景技术

随着各类电子设备的普及，电子设备的功能越来越强大，系统控制也越来越复杂，在使用过程中出现死机故障也成为不可避免的问题。目前为了解决电子设备死机问题，除了在软件上优化外，在硬件上一般会采用如下三种方案：

第一种，死机后直接拔掉电池重启设备。这种方式用户体验不好，而且未来的发展趋势是内置电池设计，电池不可拆卸，这种内置电池设计的电子设备就无法通过拔电池的方式来复位。

第二种，单独设计一个复位按键。为了防止用户误触发，一般是在壳体上开一个小孔，需要用户找一个尖锐的物体插入小孔来触发复位按键。这种方式操作不方便，用户体验较差。另外，在电子设备上单独设置一个复位按键也会影响设备外观的简洁性。

第三种，复用电子设备上的现有功能按键，短按按键实现功能控制，长按按键实现复位，这种方式用户可能会误触发。该种方案的进一步优化方案是，通过多个功能按键组合实现复位，有采用集成IC方案的，有采用三极管、MOS管、运放搭建的离散电路来实现该方案的。集成IC方案的缺点是成本高，另外对组合按键的数量有限制，一般只能实现1～2个按键组合长按复位的功能。而现有离散电路方案的缺点是电路结构复杂，采用的离散器件较多，占用PCB板面积较大。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种电路结构简单的复位电路及电子设备，以解决上述问题。

为实现上述目的，本实用新型提供如下技术方案：

本实用新型较佳实施例提供一种复位电路，包括：第一按键模块、第二按键模块、延时模块和复位控制模块；

所述第一按键模块包括第一按键、第一NMOS管和第一电阻，所述第一按键的一端接地、另一端分别与所述第一NMOS管的栅极、处理器的第一接口和所述第一电阻的一端连接，所述第一电阻的另一端与电源连接，所述第一NMOS管的漏极与所述延时模块连接；

所述第二按键模块包括第二按键、第二NMOS管和第二电阻，所述第二按键的一端接地、另一端分别与所述第二NMOS管的栅极、处理器的第二接口和所述第二电阻的一端连接，所述第二电阻的另一端与电源连接，所述第二NMOS管的漏极与所述延时模块连接；

所述延时模块包括第四电阻和第一电容，所述第四电阻的一端与电源连接、另一端与第一电容串联后接地，所述第一NMOS管的漏极连接在所述第四电阻和第一电容之间，所述第二NMOS管的漏极连接在所述第四电阻和第一电容之间；

所述复位控制模块包括第四NMOS管、第五电阻、第二电容和第六电阻，所述第四NMOS管的栅极连接在所述第四电阻和第一电容之间，所述第四NMOS管的源极接地，所述第四NMOS管的漏极通过第五电阻与电源连接，所述第二电容的一端连接在所述第四NMOS管的漏极与第五电阻之间、另一端与处理器的复位引脚连接，所述第六电阻的一端与所述电源连接、另一端连接在与所述第二电容与所述处理器的复位引脚连接。

可选地，所述复位电路还包括第三按键模块，所述第三按键模块包括第三按键、第三NMOS管和第三电阻，所述第三按键的一端接地、另一端分别与所述第三NMOS管的栅极、处理器的第三接口和所述第三电阻的一端连接，所述第三电阻的另一端与电源连接，所述第三NMOS管的漏极与所述延时模块连接，即所述第三NMOS管的漏极连接在所述第四电阻和第一电容之间。

本实用新型另一较佳实施例还提供一种电子设备，包括处理器、电源和上述的复位电路。

本实用新型较佳实施例提供的复位电路，仅用了少量电阻、电容及NMOS管，优化了离散电路设计，电路结构简单，采用的分离器件较少，占用的PCB板面积较小，成本较低，对复用按键的数量没有限制，即使用户长时间按着复位组合按键，系统也不会一直处于反复复位的状态，有效防止用户误触发复位。本电路只有当设计的组合按键全部都被按下时，才会触发延时模块开始动作，达到设计的延时时间后才会触发RESET信号输出设定时长的有效信号，且组合按键延时时间和RESET信号有效时间可单独设置，实际应用起来非常灵活。

本实用新型另一较佳实施例提供的电子设备，包括上述的复位电路，因而具有与上述复位电路类似的有益效果。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型较佳实施例提供的一种复位电路的电路图。

图2为本实用新型较佳实施例提供的另一种复位电路的电路图。

图标:10-第一按键模块；30-第二按键模块；50-延时模块；70-复位控制模块；SW1-第一按键；Q1-第一NMOS管；R1-第一电阻；I/O1-第一接口；VCC-电源；SW2-第二按键；Q2-第二NMOS管；R2-第二电阻；I/O2-第二接口；R4-第四电阻；C1-第一电容；Q4-第四NMOS管；R5-第五电阻；C2-第二电容；R6-第六电阻；RESET_PIN-复位引脚；90-第三按键模块；SW3-第三按键；Q3-第三NMOS管；R3-第三电阻；I/O3-第三接口。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本实用新型的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为只是或暗示相对重要性。

请参考图1，图1为本实用新型较佳实施例提供的一种复位电路的电路图。该复位电路包括：第一按键模块10、第二按键模块30、延时模块50和复位控制模块70。

其中，第一按键模块10包括第一按键SW1、第一NMOS管Q1和第一电阻R1。所述第一按键SW1的一端接地、另一端分别与所述第一NMOS管Q1的栅极、处理器的第一接口I/O1和所述第一电阻R1的一端连接。所述第一电阻R1的另一端与电源VCC连接。所述第一NMOS管Q1的漏极与所述延时模块50连接。

第二按键模块30包括第二按键SW2、第二NMOS管Q2和第二电阻R2。所述第二按键SW2的一端接地、另一端分别与所述第二NMOS管Q2的栅极、处理器的第二接口I/O2和所述第二电阻R2的一端连接。所述第二电阻R2的另一端与电源VCC连接。所述第二NMOS管Q2的漏极与所述延时模块50连接。

所述延时模块50包括第四电阻R4和第一电容C1。所述第四电阻R4的一端与电源VCC连接、另一端与第一电容C1串联后接地。所述第一NMOS管Q1的漏极连接在所述第四电阻R4和第一电容C1之间。所述第二NMOS管Q2的漏极连接在所述第四电阻R4和第一电容C1之间。

所述复位控制模块70包括第四NMOS管Q4、第五电阻R5、第二电容C2和第六电阻R6。所述第四NMOS管Q4的栅极连接在所述第四电阻R4和第一电容C1之间。所述第四NMOS管Q4的源极接地。所述第四NMOS管Q4的漏极通过第五电阻R5与电源VCC连接。所述第二电容C2的一端连接在所述第四NMOS管Q4的漏极与第五电阻R5之间、另一端与处理器的复位引脚RESET_PIN连接。所述第六电阻R6的一端与所述电源VCC连接、另一端连接在与所述第二电容C2与所述处理器的复位引脚RESET_PIN连接。

本电路中，当需要复位时，第一按键SW1和第二按键SW2同时按下，处理器的第一接口I/O1和第二接口I/O2的电位被拉低，处理器能检测到第一按键SW1和第二按键SW2被按下，第一NMOS管Q1和第二NMOS管Q2关断，电源VCC经过第四电阻R4对第一电容C1进行充电，第一电容C1两端的电压逐渐升高，第四NMOS管Q4的栅极的电压逐渐升高，当第一电容C1的电压高于第四NMOS管Q4的导通电压后，第四NMOS管Q4导通，第四NMOS管Q4的漏极由高电平瞬间变为低电平，根据电容两端电压不能突变的特性，则复位控制模块70向处理器的复位引脚RESET_PIN输出的RESET信号瞬间也为低电平。处理器接收到低电平的RESET信号，进行复位。然后，电源VCC经过第六电阻R6对第二电容C2进行充电，复位控制模块70向处理器的复位引脚RESET_PIN输出的RESET信号逐渐变高，就完成一次复位的过程。如果此时用户还一直按着第一按键SW1和第二按键SW2按键，则第一NMOS管Q1和第二NMOS管Q2仍然保持关断状态，第四NMOS管Q4也一直处于导通状态，复位控制模块70向处理器的复位引脚RESET_PIN输出的RESET信号也保持高电平，则系统不会一直处于反复复位的状态，不会影响处理器复位后的正常启动。

而当第一按键SW1和第二按键SW2中只有一个按键被按下时，被按下的按键对应的第一NMOS管Q1或第二NMOS管Q2关断，而未被按下的按键对应的第二NMOS管Q2或第一NMOS管Q1导通，则第四NMOS管Q4的漏极还是低电平，第四NMOS管Q4关断，则复位控制模块70向处理器的复位引脚RESET_PIN输出的RESET信号为高电平。处理器接收到高电平的RESET信号，不进行复位。因此，当第一按键SW1和第二按键SW2中只有一个按键被按下，不会进行复位，防止误触发。同理，当第一按键SW1和第二按键SW2都没有被按下，第一NMOS管Q1和第二NMOS管Q2均导通，则第四NMOS管Q4的漏极还是低电平，第四NMOS管Q4关断，则复位控制模块70向处理器的复位引脚RESET_PIN输出的RESET信号为高电平。处理器接收到高电平的RESET信号，不进行复位。

可以看出，当第一按键SW1和第二按键SW2被按下时，电源VCC经过第四电阻R4对第一电容C1进行充电，第一电容C1两端的电压逐渐升高，当第一电容C1的电压高于第四NMOS管Q4的导通电压后，第四NMOS管Q4导通，复位控制模块70向处理器的复位引脚RESET_PIN输出低电平的RESET信号，系统进行复位。因此，需要将第一按键SW1和第二按键SW2按下一定时间，才足够使第一电容C1的电压高于第四NMOS管Q4的导通电压，从而可以通过调整第四电阻R4的阻值和第一电容C1的容值来控制第一按键SW1和第二按键SW2需要被按下的时间，即可以通过调整第四电阻R4的阻值和第一电容C1的容值改变触发复位信号的组合按键(第一按键SW1和第二按键SW2)的长按时间。因此，即使第一按键SW1和第二按键SW2同时被误按下，若未达预设的长按时间，系统也不会复位，有效防止用户误触发复位。

还可以看出，处理器接收到低电平的RESET信号就立即复位，然后，电源VCC经过第六电阻R6对第二电容C2进行充电，复位控制模块70向处理器的复位引脚RESET_PIN输出的RESET信号逐渐变高，直到RESET信号变为高电平才退出复位状态。由于处理器对复位时间一般有一个最小时间要求，即复位时间需达到最小时间才能实现完全的复位。因此，可以通过调整第六电阻R6的阻值和第二电容C2的容值改变RESET信号为低电平的有效时间。

可选地，请参阅图2，本实用新型较佳实施例提供的复位电路还包括第三按键模块90。第三按键模块90包括第三按键SW3、第三NMOS管Q3和第三电阻R3。所述第三按键SW3的一端接地、另一端分别与所述第三NMOS管Q3的栅极、处理器的第三接口I/O3和所述第三电阻R3的一端连接。所述第三电阻R3的另一端与电源VCC连接。所述第三NMOS管Q3的漏极与所述延时模块50连接，即所述第三NMOS管Q3的漏极连接在所述第四电阻R4和第一电容C1之间。

显而易见，本实用新型所提供的复位控制电路还可以包括第四按键模块，该第四按键模块与第一按键模块10、第二按键模块30和第三按键模块90类似，因此不做赘述。同理，本实用新型所提供的复位控制电路还可以包括与第一按键模块10、第二按键模块30和第三按键模块90类似的第五按键模块。并且，上述实施例涉及的第一NMOS管Q1、第二NMOS管Q2和第三NMOS管Q3可以替换为NPN管。

本实用新型另一较佳实施例还提供的一种电子设备，该电子设备包括处理器、电源VCC和上述的复位电路。并且，第一按键SW1、第二按键SW2和第三按键SW3可以为复用按键，即电子设备上现有的功能按键，短按按键实现功能控制，长按按键实现复位。

本实用新型较佳实施例所提供的复位电路，仅用了少量电阻、电容及NMOS管，优化了离散电路设计，电路结构简单，采用的分离器件较少，占用的PCB板面积较小，成本较低，对复用按键的数量没有限制，即使用户长时间按着复位组合按键，系统也不会一直处于反复复位的状态，有效防止用户误触发复位。本电路只有当设计的组合按键全部都被按下时，才会触发延时模块50开始动作，达到设计的延时时间后才会触发RESET信号输出设定时长的有效信号，且组合按键延时时间和RESET信号有效时间可单独设置，实际应用起来非常灵活。

本实用新型另一较佳实施例所提供的电子设备包括上述的复位电路，因而具有类似的有益效果。

本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (3)

1.一种复位电路，其特征在于，包括：第一按键模块(10)、第二按键模块(30)、延时模块(50)和复位控制模块(70)；

所述第一按键模块(10)包括第一按键SW1、第一NMOS管Q1和第一电阻R1，所述第一按键SW1的一端接地、另一端分别与所述第一NMOS管Q1的栅极、处理器的第一接口I/O1和所述第一电阻R1的一端连接，所述第一电阻R1的另一端与电源VCC连接，所述第一NMOS管Q1的漏极与所述延时模块(50)连接；

所述第二按键模块(30)包括第二按键SW2、第二NMOS管Q2和第二电阻R2，所述第二按键SW2的一端接地、另一端分别与所述第二NMOS管Q2的栅极、处理器的第二接口I/O2和所述第二电阻R2的一端连接，所述第二电阻R2的另一端与电源VCC连接，所述第二NMOS管Q2的漏极与所述延时模块(50)连接；

所述延时模块(50)包括第四电阻R4和第一电容C1，所述第四电阻R4的一端与电源VCC连接、另一端与第一电容C1串联后接地，所述第一NMOS管Q1的漏极连接在所述第四电阻R4和第一电容C1之间，所述第二NMOS管Q2的漏极连接在所述第四电阻R4和第一电容C1之间；

所述复位控制模块(70)包括第四NMOS管Q4、第五电阻R5、第二电容C2和第六电阻R6，所述第四NMOS管Q4的栅极连接在所述第四电阻R4和第一电容C1之间，所述第四NMOS管Q4的源极接地，所述第四NMOS管Q4的漏极通过第五电阻R5与电源VCC连接，所述第二电容C2的一端连接在所述第四NMOS管Q4的漏极与第五电阻R5之间、另一端与处理器的复位引脚RESET_PIN连接，所述第六电阻R6的一端与所述电源VCC连接、另一端连接在与所述第二电容C2与所述处理器的复位引脚RESET_PIN连接。

2.根据权利要求1所述的复位电路，其特征在于，所述复位电路还包括第三按键模块(90)，所述第三按键模块(90)包括第三按键SW3、第三NMOS管Q3和第三电阻R3，所述第三按键SW3的一端接地、另一端分别与所述第三NMOS管Q3的栅极、处理器的第三接口I/O3和所述第三电阻R3的一端连接，所述第三电阻R3的另一端与电源VCC连接，所述第三NMOS管Q3的漏极与所述延时模块(50)连接，即所述第三NMOS管Q3的漏极连接在所述第四电阻R4和第一电容C1之间。

3.一种电子设备，其特征在于，包括处理器、电源VCC和权利要求1或2所述的复位电路。