CN208459603U - 基于高速数字化的裂变电离室脉冲计数实时分析装置 - Google Patents

Abstract

本实用新型公开了一种基于高速数字化的裂变电离室脉冲计数实时分析装置，涉及裂变电离室中子探测器脉冲信号计数实时分析技术领域。本实用新型中：装置主板部分通过独立通道与SMA同轴电缆连接器相连；PXI机箱通过电源驱动线路以及信号控制模块与装置主板部分相连；PXIe插卡通过数据信息/信号传输线路与中央任务处理单元相连；中央任务处理单元通过数据信息传输及存储线路与板载缓存相连。本实用新型通过对快脉冲信号进行高速数字化转换，并结合板载FPGA实时计数分析处理技术，替代传统核电子学系统进行裂变电离室中子注量的监测，提高了裂变电离室中子探测器的信号处理效率。

Description

基于高速数字化的裂变电离室脉冲计数实时分析装置

技术领域

本实用新型涉及强γ辐射本底情况下的裂变电离室中子探测器脉冲信号计数实时分析技术领域，尤其涉及基于高速数字化的裂变电离室脉冲计数实时分析装置。

背景技术

在核裂变反应堆启停堆和聚变装置等离子体放电期间，中子的辐射强度会快速的波动，同时会存在很强的γ射线本底。通常采用抗γ干扰能力极强的裂变电离室探测器来精准的测量变化的中子注量强度，用于反应堆运行控制和辐射防护。为了提高中子注量测量的动态范围，裂变电离室探测器一般选配高带宽、低噪声的电荷灵敏前置放大器。其输出的脉冲信号宽度窄(0～100ns)、幅值小(30～200mV)、传输距离较远，对后端的信号分析处理装置有较高的要求。既要从微弱的快脉冲信号中准确的检测出中子信号，又要有效的排除本底γ射线、探头自发α衰变以及外界干扰噪声的影响。在中子辐射强度陡增的情况下，还会存在大量脉冲信号堆叠现象。

针对上述情况，采用传统的模拟核电子学系统来进行分析处理，存在计数率上限较低、实时分析功能扩展困难以及系统结构庞大等问题。

随着高速数字化技术的进步以及FPGA芯片的广泛应用，采用一种结构紧凑、功能配置灵活的数字化裂变电离室脉冲计数实时分析装置替代传统的核电子学系统，成为提高裂变电离室中子探测器的信号处理效率的重要前提基础。

实用新型内容

本实用新型要解决的技术问题是提供基于高速数字化的裂变电离室脉冲计数实时分析装置，通过结构紧凑、功能配置灵活的数字化裂变电离室脉冲计数实时分析装置，进而替代传统的核电子学系统，提高了裂变电离室中子探测器的信号处理效率。

为解决上述技术问题，本实用新型是通过以下技术方案实现的：

本实用新型提供基于高速数字化的裂变电离室脉冲计数实时分析装置，包括装置主板部分、SMA同轴电缆连接器和PXI机箱部分。

装置主板部分通过独立通道与SMA同轴电缆连接器相连；PXI机箱通过电源驱动线路以及信号控制模块与装置主板部分相连。

装置主板部分内包括PXIe插卡、中央任务处理单元和板载缓存；PXIe插卡通过数据信息/信号传输线路与中央任务处理单元相连；中央任务处理单元通过数据信息传输及存储线路与板载缓存相连。

其中，中央任务处理单元内包括调理电路部分，PXIe插卡通过独立数据信息/信号通道与调理电路部分相连；中央任务处理单元内包括数字化采样部分，调理电路部分通过独立数据信息通道与数字化采样部分相连；中央任务处理单元内包括FPGA芯片，数字化采样部分通过模数转换及数据传输线路与FPGA芯片相连；中央任务处理单元内包括集成放大器芯片，FPGA芯片通过信号控制传输线路与集成放大器芯片相连。

其中，包括继电器组，FPGA芯片通过信号控制传输线路与继电器组相连。

其中，包括固定衰减/阻抗匹配，SMA同轴电缆连接器接入端通过继电器组与固定衰减/阻抗匹配相连；固定衰减/阻抗匹配与调理电路部分之间设有保护电路；调理电路部分与数字化采样部分之间设有抗混叠滤波模块；FPGA芯片与数字化采样部分之间设有时间模块；FPGA芯片通过电平转换模块与PXI接口相连。

其中，装置主板部分包括四路采集通道、外部触发模块和板载时钟；四路采集通道、外部触发模块和板载时钟固定装设在PXIe插卡上。

其中，PXI机箱内包括PXI控制器，FPGA芯片通过PXIe背板总线与PXI控制器相连；PXI机箱内包括运行电源，运行电源通过电源线路与装置主板部分驱动相连。

其中，包括多通道DAC单元，FPGA芯片通过信号控制线路与多通道DAC单元相连；多通道DAC单元通过增益调节和基线调节模块与调理电路部分相连；多通道DAC单元与继电器组之间设有基准电压模块。

与现有的技术相比，本实用新型的有益效果是：

1、本实用新型通过对快脉冲信号进行高速数字化转换，并结合板载FPGA实时计数分析处理技术，使得该信号分析装置可替代传统核电子学系统用于裂变电离室中子注量监测，提高了裂变电离室中子探测器的信号处理效率；

2、本实用新型具备在探测器输出脉冲信号堆积情况下的均方电压等效计数分析处理功能，从而使得裂变电离室的有效脉冲计数率上限提高一个数量级以上；

3、本实用新型具备宽动态范围的脉冲计数率分析处理能力，并具有相应的处理功能，装置内部扩展灵活；本实用新型通过对远程调控模拟脉冲信号增益、基线和耦合，并应用于核辐射环境中，有利于降低职业人员受照剂量，保障了职业人员的身体健康。

4、本实用新型装置通过个芯片、模块的高集成度，并且各通道处理结果一致性效果较好，便于用户系统进行相应的的嵌入集成操作。

附图说明

图1为本实用新型的基于高速数字化的裂变电离室脉冲计数实时分析装置的装置主板的结构示意图；

图2为本实用新型的中央任务处理单元的系统结构示意图；

图3为本实用新型的分析装置的电路逻辑结构示意图；

其中：R-固定衰减/阻抗匹配；X-保护电路；Y-压控放大器；D-单端转差分放大器；K-抗混叠滤波模块；M-调理电路部分；N-数字化采样部分。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

具体实施例一：

四路采集通道：为每秒500兆14位的高速脉冲信号模数转换四路集成的采集通道。

中央处理任务单元：用于可编程核脉冲数字化信号的实时计数分析。

分析装置的电路中：具有模拟脉冲信号预处理的程控增益放大调节、自适应基线校准和交直流耦合匹配。

脉冲信号实时计数分析装置：具有外部TTL信号触发和内部软件触发的两种可选触发工作模式，具有传输分析数据与控制命令的PXIe总线架构。

脉冲信号实时计数分析装置采用PXIe标准3U4HP单插件宽度硬件结构，单卡有四通道信号输入、单通道硬件触发输入和单通道外部时钟输入。

脉冲信号实时计数分析装置中：四通道独立输入的脉冲信号先通过前级电路调理，再进行500兆14位的高速数字化采样。

脉冲信号实时计数分析装置中：由FPGA芯片对数字化脉冲信号进行实时计数分析处理，并通过PXIe背板总线将处理后的数据结果传输至PXI机箱控制器。

脉冲信号实时计数分析装置采用SMA型同轴电缆连接器馈入探测器脉冲信号，节约了板卡面板空间，便于提高装置的集成度。

脉冲信号实时计数分析装置使用同一板载时钟，实现多路信号精确同步采样与分析。

脉冲信号实时计数分析装置中的模拟脉冲信号的数字化变换，由抗混叠滤波和高速ADC来实现。

其中，抗混叠滤波用于限制系统的带宽，防止ADC采样过程中出现混叠现象，引起有效脉冲波形的畸变；高速ADC则完成对输入脉冲波形信号高达每秒500MS、14bits数字化采样。

脉冲信号实时计数分析装置采用FPGA管脚兼容设计，当增加实时分析功能出现处理资源紧张时，可直接跟换更高性能的FPGA兼容芯片，而无需重新设计制作电路主板。

由于FPGA可用资源能够较易的升级提升，将原本由上位机软件完成的一些较复杂的算法移植到FPGA中，由硬件直接进行信号处理，极大地提高了运算速度，并减轻总线传输数据的压力，从根本上解决传统核电子学系统存在的计数率上限较低的技术瓶颈。

另外通过FPGA反馈控制来直接调节前级模拟信号的基线，因而不需要在数字信号分析阶段通过软件进行修正。

脉冲信号实时分析装置采用高性能FPGA对数字化的脉冲信号同时进行分时计数统计和均方电压积分处理，并根据这两种处理模式重叠区的相互标定结果对均方电压积分值进行计数等效转换，从而实现脉冲信号堆积情况下的中子注量有效测量；通过两种处理模式的组合，该装置能够实现脉冲计数率0～107cps大动态范围准确的实时计数分析处理。

脉冲信号实时分析装置选用一款集成放大器芯片，该芯片有四个独立通道，并集成了多种模拟信号调理的功能，可通过FPGA控制来实现基线调节和增益调节，增益调节范围6～30dB。

此外，通过FPGA控制继电器组，实现交流、直流耦合切换，以便该装置扩展用于电流信号的分析处理。

脉冲信号实时分析装置采用外部5V的TTL电平硬件触发和PXI机箱控制器软件触发两种可选方式来触发FPGA开始进行信号分析处理。

选择软件触发时，可便捷的进行分析装置台面测试；选用外部硬件触发时，能够使该装置与外部其它系统同步进行中子注量信号实时分析处理，结果可用于反馈控制。

具体实施例二：

脉冲信号实时计数分析装置采用四通道集成设计，模拟信号调理与模数转换阶段各通道独立，数字信号实时分析处理共用FPGA芯片；各通道馈入的脉冲信号可分别调节基线和增益，由FPGA控制DAC来实现调节。

脉冲信号实时计数分析装置中：调理后的模拟脉冲信号，通过抗混叠滤波后再分别进行500MSps、14bits高速模数转换；FPGA对四路数字化的波形信号实时进行脉冲计数统计和均方电压积分，其结果通过背板总线传输至PXI机箱控制器；输入标定系数后，也可将均方电压积分值等效转换为脉冲计数进行上传。

脉冲信号实时计数分析装置采用标准3U4HP单宽PXIe插件设计；四路脉冲信号、外部触发和时钟通过SMA连接器输入，元器件双面贴片布置，背板连接器先压接再锡焊。

装置主板上的板载缓存采用512MB的DDR3内存颗粒，并预留扩展空间。

此外，FPGA管脚引线也采用最新的可兼容方案，便于升级更高性能的FPGA。

脉冲信号实时计数分析装置需配合PXI/PXIe机箱和PXI控制器使用。PXI控制器用于外部控制参量下发和处理结果数据的存储，装置运行所需+12V、+5V和+3.3V电源由PXI机箱背板的运行电源提供。另外，该装置运行时器件产生的热量依靠PXI机箱风扇进行排出。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：

包括装置主板部分、SMA同轴电缆连接器和PXI机箱部分；

所述装置主板部分通过独立通道与SMA同轴电缆连接器相连；

所述PXI机箱通过电源驱动线路以及信号控制模块与装置主板部分相连；

所述装置主板部分内包括PXIe插卡、中央任务处理单元和板载缓存；

所述PXIe插卡通过数据信息/信号传输线路与中央任务处理单元相连；

所述中央任务处理单元通过数据信息传输及存储线路与板载缓存相连。

2.根据权利要求1所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：

所述中央任务处理单元内包括调理电路部分，所述PXIe插卡通过独立数据信息/信号通道与调理电路部分相连；

所述中央任务处理单元内包括数字化采样部分，所述调理电路部分通过独立数据信息通道与数字化采样部分相连；

所述中央任务处理单元内包括FPGA芯片，所述数字化采样部分通过模数转换及数据传输线路与FPGA芯片相连；

所述中央任务处理单元内包括集成放大器芯片，所述FPGA芯片通过信号控制传输线路与集成放大器芯片相连。

3.根据权利要求2所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：包括继电器组，所述FPGA芯片通过信号控制传输线路与继电器组相连。

4.根据权利要求2所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：还包括固定衰减/阻抗匹配，所述SMA同轴电缆连接器接入端通过继电器组与固定衰减/阻抗匹配相连；所述固定衰减/阻抗匹配与调理电路部分之间设有保护电路；所述调理电路部分与数字化采样部分之间设有抗混叠滤波模块；所述FPGA芯片与数字化采样部分之间设有时间模块；所述FPGA芯片通过电平转换模块与PXI接口相连。

5.根据权利要求1所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：

所述装置主板部分包括四路采集通道、外部触发模块和板载时钟；

所述四路采集通道、外部触发模块和板载时钟固定装设在PXIe插卡上。

6.根据权利要求1所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：

所述PXI机箱内包括PXI控制器；

所述PXI机箱内包括运行电源，所述运行电源通过电源线路与装置主板部分驱动相连。

7.根据权利要求2所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：还包括多通道DAC单元，所述FPGA芯片通过信号控制线路与多通道DAC单元相连；所述多通道DAC单元通过增益调节和基线调节模块与调理电路部分相连；所述多通道DAC单元与继电器组之间设有基准电压模块。

8.根据权利要求2所述的基于高速数字化的裂变电离室脉冲计数实时分析装置，其特征在于：所述FPGA芯片通过PXIe背板总线与PXI控制器相连。