CN208314774U - 一种存储控制系统及计算机 - Google Patents
一种存储控制系统及计算机 Download PDFInfo
- Publication number
- CN208314774U CN208314774U CN201820776601.5U CN201820776601U CN208314774U CN 208314774 U CN208314774 U CN 208314774U CN 201820776601 U CN201820776601 U CN 201820776601U CN 208314774 U CN208314774 U CN 208314774U
- Authority
- CN
- China
- Prior art keywords
- processor
- ultrascale
- mpsoc
- storage control
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 18
- 230000004044 response Effects 0.000 abstract description 13
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000005441 aurora Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000001314 paroxysmal effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
本实用新型公开了一种存储控制系统，包括：用于响应输入的控制指令并执行相应存储控制逻辑的UltraScale+MPSoC处理器；与UltraScale+MPSoC处理器连接，用于传入原始数据的物理接口；与UltraScale+MPSoC处理器连接，用于缓存存储控制逻辑在执行时所产生数据的内存；与UltraScale+MPSoC处理器连接，用于存储对原始数据执行存储控制逻辑后所得结果数据的硬盘。本实用新型在保证对存储控制指令及逻辑处理的响应效率的同时，提高了接口配置的可定制化程度。此外，本实用新型还提供一种计算机，有益效果如上所述。
Description
技术领域
本实用新型涉及数据处理领域，特别是涉及一种存储控制系统及计算机。
背景技术
随着大数据时代的到来，对于命令实时响应以及对数据高速处理逐渐成为服务器设备所重点执行的工作内容，因此存储控制系统作为数据处理的管控基础应运而生。
存储控制系统的作用在于对传入的数据进行逻辑上的控制以及存储管理，现有的存储控制系统主要采用FPGA或PowerPC架构。在采用FPGA架构的情况下，由于FPGA内部只能使用软核部分实现管控管理，因此FPGA对于突发性的指令响应以及逻辑处理，实时应对能力较差，效率较低，因此很难实现灵活复杂的存储控制操作；在采用PowerPC架构的情况下，虽然能够保证对较复杂的存储控制操作进行实时响应，但是由于PowerPC架构的硬件接口较为固定，因此导致可配置的接口数量较少，可配置的空间较小，降低了对于接口配置的可定制化程度。
由此可见，提供一种存储控制系统，以保证对存储控制指令及逻辑处理的响应效率，并提高接口配置的可定制化程度，是本领域技术人员亟待解决的问题。
实用新型内容
本实用新型的目的是提供一种存储控制系统及计算机，以保证对存储控制指令及逻辑处理的响应效率，并提高接口配置的可定制化程度。
为解决上述技术问题，本实用新型提供一种存储控制系统，包括：
用于响应输入的控制指令并执行相应存储控制逻辑的UltraScale+MPSoC处理器；
与UltraScale+MPSoC处理器连接，用于传入原始数据的物理接口；
与UltraScale+MPSoC处理器连接，用于缓存存储控制逻辑在执行时所产生数据的内存；
与UltraScale+MPSoC处理器连接，用于存储对原始数据执行存储控制逻辑后所得结果数据的硬盘。
优选的，物理接口与UltraScale+MPSoC处理器之间通过网络芯片连接。
优选的，该系统进一步包括：
与UltraScale+MPSoC处理器连接的，用于辅助UltraScale+MPSoC处理器执行存储控制逻辑的FPGA。
优选的，硬盘与UltraScale+MPSoC处理器之间以铰链的方式连接。
优选的，该系统进一步包括：
与UltraScale+MPSoC处理器连接的，用于反馈UltraScale+MPSoC处理器工作状态的LED指示灯。
优选的，物理接口具体为VPX总线接口。
优选的，UltraScale+MPSoC处理器的型号具体为XCZU9CG。
优选的，内存具体为DDR3内存。
优选的，硬盘具体为SSD硬盘。
此外，本实用新型还提供一种计算机，包括上述的存储控制系统。
本实用新型所提供的存储控制系统，将UltraScale+MPSoC处理器分别与物理接口、内存以及硬盘连接，能够实现由物理接口向UltraScale+MPSoC处理器传入原始数据，UltraScale+MPSoC处理器根据输入的控制指令执行相应的存储控制逻辑，并通过内存作为过程数据的缓存以对原始数据进行相关运算，进而依照存储控制逻辑将结果数据存储到硬盘，以此实现完整的存储控制功能。UltraScale+MPSoC处理器中包含有功能强大的ARM处理器和可编程逻辑电路，可编程逻辑电路部分为FPGA，具有接口实现的灵活性高的特点，能够提高接口的可定制化程度，以满足不同客户对于接口的定制化要求，另外，ARM处理器具有较高的计算处理能力，可控性较高，能够实时响应指令以及进行逻辑处理，提高了整体效率。可见本实用新型在保证对存储控制指令及逻辑处理的响应效率的同时，提高了接口配置的可定制化程度。此外，本实用新型还提供一种计算机，有益效果如上所述。
附图说明
为了更清楚地说明本实用新型实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种存储控制系统结构图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本实用新型保护范围。
本实用新型的核心是提供一种存储控制系统，在保证对存储控制指令及逻辑处理的响应效率的同时，提高接口配置的可定制化程度。本实用新型的另一核心是提供一种计算机。
为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。
实施例一
图1为本实用新型实施例提供的一种存储控制系统结构图。请参考图1，存储控制系统具体包括：
用于响应输入的控制指令并执行相应存储控制逻辑的UltraScale+MPSoC处理器10；
与UltraScale+MPSoC处理器10连接，用于传入原始数据的物理接口11；
与UltraScale+MPSoC处理器10连接，用于缓存存储控制逻辑在执行时所产生数据的内存12；
与UltraScale+MPSoC处理器10连接，用于存储对原始数据执行存储控制逻辑后所得结果数据的硬盘13。
在本实施例中，将UltraScale+MPSoC处理器10分别与物理接口11、内存12以及硬盘13连接，进而通过UltraScale+MPSoC处理器10接收物理接口11所传入的原始数据，并响应外部输入的控制指令以对原始数据执行相应的存储控制逻辑，进而将结果数据存储至硬盘13中。另外，在UltraScale+MPSoC处理器10响应控制指令并执行存储控制逻辑的过程中，可能会由于运算而产生中间数据，内存12的作用在于对中间数据进行缓存，保证UltraScale+MPSoC处理器10的正常工作，并且内存12的接入数量不限于1，并且类型也可各不相同，如分别接入DDR类型的内存以及NOR类型的存储载体以共同工作，应根据实际使用需求而定，在此不做具体限定。UltraScale+MPSoC处理器10所响应的控制指令应来自于与UltraScale+MPSoC处理器10进行通信的外部控制器，如电脑、移动终端等，在此不做具体限定。
需要说明的是，UltraScale+MPSoC处理器10是具有一系列型号的处理器，在该系列的各处理器中均包含多核ARM处理器(PS)资源以及FPGA逻辑(PL)资源，PL(programinglogical)部分为可编程逻辑配置资源，能够满足客户的定制化接口需求，PS(processorsystem)部分为多核处理器资源，能够满足高效实时的数据管理要求，进而满足客户的多功能控制需求。另外，UltraScale+MPSoC处理器10采用16nm FinFET(Fin Field-EffectTransistor)工艺，该设计可以改善电路控制并减少漏电流，缩短晶体管的闸长，因此相比于传统的FPGA和PowerPC在同样性能和处理能力的情况下，功耗更低，能够提高使用UltraScale+MPSoC处理器10的设备的电源续航能力。
本实用新型所提供的存储控制系统，将UltraScale+MPSoC处理器分别与物理接口、内存以及硬盘连接，能够实现由物理接口向UltraScale+MPSoC处理器传入原始数据，UltraScale+MPSoC处理器根据输入的控制指令执行相应的存储控制逻辑，并通过内存作为过程数据的缓存以对原始数据进行相关运算，进而依照存储控制逻辑将结果数据存储到硬盘，以此实现完整的存储控制功能。UltraScale+MPSoC处理器中包含有功能强大的ARM处理器和可编程逻辑电路，可编程逻辑电路部分为FPGA，具有接口实现的灵活性高的特点，能够提高接口的可定制化程度，以满足不同客户对于接口的定制化要求，另外，ARM处理器具有较高的计算处理能力，可控性较高，能够实时响应指令以及进行逻辑处理，提高了整体效率。可见本实用新型在保证对存储控制指令及逻辑处理的响应效率的同时，提高了接口配置的可定制化程度。
实施例二
在上述实施例的基础上，本实用新型还提供以下优选的实施方式。
作为一种优选的实施方式，物理接口与UltraScale+MPSoC处理器之间通过网络芯片连接。
需要说明的是，由于网络芯片是一个提供在通信网络中发送和接收数据逻辑(包括声音和视频)的微处理器，网络芯片能够适应下一代高速网络特点的需要，提供网络服务质量控制，并且不断适应新的网络应用。在物理接口与UltraScale+MPSoC处理器之间连接网络芯片，能够使UltraScale+MPSoC处理器通过光纤网络高效获取原始数据，丰富了获取原始数据的途径，并且提高了获取数据的效率。更进一步的，网络芯片的型号可以具体为88E1512，并且为了保证网络芯片的抗干扰性以及工作电压的稳定性，在物理接口与网络芯片之间还可以进一步连接有网络变压器，网络变压器的型号可以具体为HX5020NL。
作为一种优选的实施方式，该系统进一步包括：
与UltraScale+MPSoC处理器连接的，用于辅助UltraScale+MPSoC处理器执行存储控制逻辑的FPGA。
由于FPGA本身为可编程重组电路，具有逻辑执行的并行性，因此能够高效执行固定算法的运算，因此在进行某些具有固定算法的强计算和数据处理方面，将FPGA与UltraScale+MPSoC处理器连接，进而由UltraScale+MPSoC处理器将固定且运算量大的计算逻辑分配给FPGA执行，能够相对减轻UltraScale+MPSoC处理器的运算压力，提高整体效率。
作为一种优选的实施方式，硬盘与UltraScale+MPSoC处理器之间以铰链的方式连接。
需要说明的是，由于硬盘本身具有较大的体积，硬盘与UltraScale+MPSoC处理器的卡式连接往往会导致硬盘与UltraScale+MPSoC处理器在同一平面内占用较大的空间，进而影响最终存储控制系统产品的体积，因此可以采取铰链的方式建立硬盘与UltraScale+MPSoC处理器之间的连接，由于铰链由可移动的组件或可折叠的材料构成，因此通过铰链连接的硬盘与UltraScale+MPSoC处理器之间的相对位置可以改变，进而能够根据实际情况对硬盘与UltraScale+MPSoC处理器之间的相对位置进行相应改变，以相对减少最终存储控制系统产品的空间占用。
作为一种优选的实施方式，该系统进一步包括：
与UltraScale+MPSoC处理器连接的，用于反馈UltraScale+MPSoC处理器工作状态的LED指示灯。
由于UltraScale+MPSoC处理器是执行存储控制逻辑的关键器件，因此其是否正常工作将直接决定着存储控制系统的核心功能是否可用，当UltraScale+MPSoC处理器出现故障时，需要技术人员及时发现并进行故障排除。将LED指示灯与UltraScale+MPSoC处理器连接后，UltraScale+MPSoC处理器在工作时能够根据工作的具体情况，相应的控制LED指示灯的颜色或闪动频率，进而技术人员能够通过LED指示灯的颜色以及闪动情况确定当前UltraScale+MPSoC处理器的工作情况，进而保证了对UltraScale+MPSoC处理器工作情况的快速了解，进而在出现故障时能够更加直观高效地发现故障并进行排除。
作为一种优选的实施方式，物理接口具体为VPX总线接口。
需要说明的是，随着业界对于总线技术传输带宽要求不断提高，VPX总线引入了最新串行总线技术，例如PapidlO、PCI-Express和万兆以太网等，支持更高的背板带宽。VPX核心交换可以提供32对差分对，每对差分对理论上可以提供10Gbps的数据交换能力，一个VPX模块理论上最高可提供8GByte/s的数据交换能力，另外，VPX总线还采用交换式结构，使得系统整体性能不受主控板的限制，并且处理器可以在任意时间通过VPX总线发送数据。因此VPX总线接口可以提供更高的数据交换能力以及数据交互的灵活性，以VPX总线接口作为物理接口，能够进一步提高数据的传入效率，进而提高存储控制系统的工作效率。
作为一种优选的实施方式，UltraScale+MPSoC处理器的型号具体为XCZU9CG。
需要说明的是，型号为XCZU9CG的UltraScale+MPSoC处理器中，PS(processorsystem)单元包含2个ARM CortexTM-A53内核和一个ARMCortexTM-R5实时处理内核，PS单元主要完成整个系统的控制、分析以及检索等功能；PL(programing logical)单元包含24个高速串行收发器，在提高配置接口的可定制化程度的基础上，能够实现对Aurora、SRIO、SATA Host等高速接口所传输数据的并行、高效的接收。
作为一种优选的实施方式，内存具体为DDR3内存。
DDR3内存在控制成本的基础上减小了能耗和发热量，使得DDR3更易于被用户和厂家接受。并且由于能耗降低，DDR3可实现更高的工作频率，在一定程度弥补了其延迟时间较长的缺点。因此，内存采用DDR3可以相对降低存储控制系统的功耗，并且保证存储控制系统的工作效率。
作为一种优选的实施方式，硬盘具体为SSD硬盘。
需要说明的是，SSD硬盘与普通的硬盘结构不同，因此，系统可以在1ms的时间内，通过SSD硬盘来完成任意输出与操作的步骤，因此对于数据的读写速度非常快，保证了存储控制系统的工作效率；另外，SSD硬盘的内置拥有闪存芯片，因此，SSD硬盘并没有机械部件，因此，即便SSD硬盘在转动以及倾斜的状况下，也不会影响其正常使用，甚至在碰撞或者是掉落之后，SSD硬盘数据的丢失率相比于普通硬盘而言也降到了最低。因此将SSD硬盘作为存储控制系统的硬盘能够在保证存储控制系统工作效率的同时，确保其使用的可靠性。
实施例三
在上文中对于存储控制系统的实施例进行了详细的描述，本实用新型还提供一种计算机，由于关于计算机的实施例与装置部分实施例相互对应，因此关于计算机部分的实施例请参见装置部分的实施例的描述，这里暂不赘述。
本实用新型实施例提供的一种计算机，包括上述的存储控制系统。
本实用新型所提供的计算机，将UltraScale+MPSoC处理器分别与物理接口、内存以及硬盘连接，能够实现由物理接口向UltraScale+MPSoC处理器传入原始数据，UltraScale+MPSoC处理器根据输入的控制指令执行相应的存储控制逻辑，并通过内存作为过程数据的缓存以对原始数据进行相关运算，进而依照存储控制逻辑将结果数据存储到硬盘，以此实现完整的存储控制功能。UltraScale+MPSoC处理器中包含有功能强大的ARM处理器和可编程逻辑电路，可编程逻辑电路部分为FPGA，具有接口实现的灵活性高的特点，能够提高接口的可定制化程度，以满足不同客户对于接口的定制化要求，另外，ARM处理器具有较高的计算处理能力，可控性较高，能够实时响应指令以及进行逻辑处理，提高了整体效率。可见本实用新型在保证对存储控制指令及逻辑处理的响应效率的同时，提高了接口配置的可定制化程度。
以上对本实用新型所提供的一种存储控制系统及计算机进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种存储控制系统，其特征在于，包括：
用于响应输入的控制指令并执行相应存储控制逻辑的UltraScale+MPSoC处理器；
与所述UltraScale+MPSoC处理器连接，用于传入原始数据的物理接口；
与所述UltraScale+MPSoC处理器连接，用于缓存所述存储控制逻辑在执行时所产生数据的内存；
与所述UltraScale+MPSoC处理器连接，用于存储对所述原始数据执行所述存储控制逻辑后所得结果数据的硬盘。
2.根据权利要求1所述的存储控制系统，其特征在于，所述物理接口与所述UltraScale+MPSoC处理器之间通过网络芯片连接。
3.根据权利要求1所述的存储控制系统，其特征在于，该系统进一步包括：
与所述UltraScale+MPSoC处理器连接的，用于辅助所述UltraScale+MPSoC处理器执行所述存储控制逻辑的FPGA。
4.根据权利要求1所述的存储控制系统，其特征在于，所述硬盘与所述UltraScale+MPSoC处理器之间以铰链的方式连接。
5.根据权利要求1所述的存储控制系统，其特征在于，该系统进一步包括：
与所述UltraScale+MPSoC处理器连接的，用于反馈所述UltraScale+MPSoC处理器工作状态的LED指示灯。
6.根据权利要求1所述的存储控制系统，其特征在于，所述物理接口具体为VPX总线接口。
7.根据权利要求1所述的存储控制系统，其特征在于，所述UltraScale+MPSoC处理器的型号具体为XCZU9CG。
8.根据权利要求1所述的存储控制系统，其特征在于，所述内存具体为DDR3内存。
9.根据权利要求1-8任意一项所述的存储控制系统，其特征在于，所述硬盘具体为SSD硬盘。
10.一种计算机，其特征在于，包括权利要求1-9任意一项所述的存储控制系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820776601.5U CN208314774U (zh) | 2018-05-23 | 2018-05-23 | 一种存储控制系统及计算机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820776601.5U CN208314774U (zh) | 2018-05-23 | 2018-05-23 | 一种存储控制系统及计算机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208314774U true CN208314774U (zh) | 2019-01-01 |
Family
ID=64716319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820776601.5U Active CN208314774U (zh) | 2018-05-23 | 2018-05-23 | 一种存储控制系统及计算机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208314774U (zh) |
-
2018
- 2018-05-23 CN CN201820776601.5U patent/CN208314774U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107015928B (zh) | 用以切换多个接口的系统及其方法及用以切换总线的系统 | |
| US20180331896A1 (en) | Creating new cloud resource instruction set architecture | |
| CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
| US20150127649A1 (en) | Efficient implementations for mapreduce systems | |
| MX2012005934A (es) | Disco de estado solido (ssd) multi-interfaz, metodo de procesamiento y sistema del mismo. | |
| CN105335327A (zh) | 基于Soc的可重构/双冗余VPX3U信号处理载板 | |
| Abali et al. | Disaggregated and optically interconnected memory: when will it be cost effective? | |
| JP6137313B2 (ja) | 高可用性コンピュータシステム | |
| KR20080038436A (ko) | 스마트 스케일러블 스토리지 스위치 아키텍처 | |
| US9904608B2 (en) | Filtering event log entries | |
| US20210373799A1 (en) | Method for storing data and method for reading data | |
| CN104135514B (zh) | 融合式虚拟化存储系统 | |
| CN105472291B (zh) | 多处理器集群的数字硬盘录像机及其实现方法 | |
| CN103501242A (zh) | 资源管理方法和多节点集群设备 | |
| US20210311800A1 (en) | Connecting accelerator resources using a switch | |
| EP3846036A1 (en) | Matrix storage method, matrix access method, apparatus and electronic device | |
| CN105159617A (zh) | 一种池化存储系统架构 | |
| Sun et al. | Republic: Data multicast meets hybrid rack-level interconnections in data center | |
| WO2016082442A1 (zh) | 一种存储系统及交换扩展装置 | |
| CN208314774U (zh) | 一种存储控制系统及计算机 | |
| WO2024027140A1 (zh) | 一种数据处理方法、装置、设备、系统及可读存储介质 | |
| CN108572787A (zh) | 一种数据存储、读取的方法及装置 | |
| CN107408071A (zh) | 一种内存访问方法、装置和系统 | |
| Gugnani et al. | Performance characterization of hadoop workloads on SR-IOV-enabled virtualized InfiniBand clusters | |
| Vetter et al. | Networking Design for HPC and AI on IBM Power Systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |