CN208190255U - 一种用于编码器的保护电路以及编码器 - Google Patents
一种用于编码器的保护电路以及编码器 Download PDFInfo
- Publication number
- CN208190255U CN208190255U CN201820833470.XU CN201820833470U CN208190255U CN 208190255 U CN208190255 U CN 208190255U CN 201820833470 U CN201820833470 U CN 201820833470U CN 208190255 U CN208190255 U CN 208190255U
- Authority
- CN
- China
- Prior art keywords
- encoder
- power supply
- protection circuit
- supply system
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本实用新型公开了一种用于编码器的保护电路以及编码器，该保护电路包括连接于编码器负载和编码器供电系统之间的防反接电路，防反接电路包括PMOS管和NMOS管中的任一个或两个，且：PMOS管的栅极连接编码器供电系统的供电负端，PMOS管的源极连接编码器负载的正电源端，PMOS管的漏极连接编码器供电系统的供电正端；NMOS管的栅极连接编码器供电系统的供电正端，NMOS管的源极连接编码器负载的负电源端，NMOS管的漏极连接编码器供电系统的供电负端。由于MOS管的导通压降极低，适合在低电压供电系统中实现防反接保护，且可靠性高、成本低。
Description
技术领域
本实用新型涉及编码器领域，尤其涉及一种用于编码器的保护电路以及编码器。
背景技术
编码器由于其具有高精度、高转速、高过载能力、高响应、低噪音等诸多优点，而用于各自动控制领域，例如用于实现速度闭环、位置闭环等。编码器普遍采用的是供电电压小于30V的低电压供电系统，其中编码器5V供电系统比较普遍。
常用编码器防反接电路采用的二极管，利用二极管的正向导通、反向截至的特性实现防反接。但二极管本身的导通压降普遍为0.6V～0.7V。对于低电压供电系统来说，0.6V～0.7V压降较大，如果系统对于供电电压较为严格，则二极管的导通压降将会导致后级系统工作异常。例如，编码器5V供电系统中大部分芯片的供电在4.5V～5.5V范围内，如使用二极管做防反接电路，二极管管压降0.6V～0.7V,则二极管后级电路电压只能达到4.3V～4.4V，这个电压范围已不满足后级芯片正常工作。
实用新型内容
本实用新型要解决的技术问题在于，针对现有技术的上述防反接用二极管的导通压降大而导致的供电电压不够的缺陷，提供一种用于编码器的保护电路。
本实用新型解决其技术问题所采用的技术方案是：构造一种用于编码器的保护电路，包括连接于编码器负载和编码器供电系统之间的防反接电路，所述防反接电路包括PMOS管和NMOS管中的任一个或两个，且：
所述PMOS管的栅极连接编码器供电系统的供电负端，所述PMOS管的源极连接所述编码器负载的正电源端，所述PMOS管的漏极连接所述编码器供电系统的供电正端；
所述NMOS管的栅极连接所述编码器供电系统的供电正端，所述NMOS管的源极连接所述编码器负载的负电源端，所述NMOS管的漏极连接所述编码器供电系统的供电负端。
在本实用新型所述的用于编码器的保护电路中，所述保护电路还包括一级浪涌防护电路，连接于所述编码器供电系统的供电正端和供电负端之间，用于对所述编码器供电系统输出的供电电压进行浪涌吸收处理。
在本实用新型所述的用于编码器的保护电路中，所述一级浪涌防护电路包括压敏电阻。
在本实用新型所述的用于编码器的保护电路中，所述保护电路还包括连接于所述防反接电路和一级浪涌防护电路之间的滤波延迟电路，用于对经过一级浪涌防护电路处理后的供电电压进行滤波处理。
在本实用新型所述的用于编码器的保护电路中，所述保护电路还包括二级浪涌防护电路，并联于所述滤波延迟电路后级，用于对经过所述滤波延迟电路处理后的供电电压进行二次浪涌吸收处理。
在本实用新型所述的用于编码器的保护电路中，所述滤波延迟电路包括电感和第一电容；
所述电感的第一端连接所述供电正端，所述电感的第二端连接所述第一电容的第一端，所述第一电容的第二端连接所述供电负端；
若所述防反接电路包括所述PMOS管，则所述第一电容的第一端连接所述PMOS管的漏极，否则所述第一电容的第一端所述正电源端；若所述防反接电路包括所述NMOS管，则所述第一电容的第二端连接所述NMOS管的漏极，否则所述第一电容的第二端连接所述负电源端。
在本实用新型所述的用于编码器的保护电路中，所述二级浪涌防护电路包括双向瞬态抑制二极管，所述双向瞬态抑制二极管连接于所述第一电容的第一端和第二端之间。
在本实用新型所述的用于编码器的保护电路中，所述保护电路还包括：连接于所述编码器负载的正电源端和负电源端之间的第二电容。
本实用新型还公开了一种编码器，包括如上所述的保护电路。
本实用新型的用于编码器的保护电路以及编码器，具有以下有益效果：本实用新型在编码器负载和编码器供电系统之间的采用MOS管实现防反接，而且MOS管的导通压降极低，因此特别适合在低电压供电系统中实现防反接保护，且可靠性高、成本低；进一步地，本实用新型对浪涌电压进行两级浪涌吸收，两级浪涌吸收分摊能量，在低成本的条件下极大提高电路的防浪涌能力。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1是本实用新型实施例一提供的保护电路的电路原理图；
图2是本实用新型实施例二提供的保护电路的电路原理图；
图3是本实用新型实施例三提供的保护电路的电路原理图；
图4是本实用新型实施例四提供的保护电路的电路原理图。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的典型实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
需要说明的是，所述“相连”或“连接”，不仅仅包括将两个实体直接相连，也包括通过具有有益改善效果的其他实体间接相连。除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。
本实用新型总的思路是：构造一种用于编码器的保护电路，包括连接于编码器负载和编码器供电系统之间的防反接电路，所述防反接电路包括PMOS管和NMOS管中的任一个或两个，且：所述PMOS管的栅极连接编码器供电系统的供电负端，所述PMOS管的源极连接所述编码器负载的正电源端，所述PMOS管的漏极连接所述编码器供电系统的供电正端；所述NMOS管的栅极连接所述编码器供电系统的供电正端，所述NMOS管的源极连接所述编码器负载的负电源端，所述NMOS管的漏极连接所述编码器供电系统的供电负端。采用NMOS管或/和PMOS管实现防反接，而且MOS管的导通压降极低，因此特别适合在低电压供电系统中实现防反接保护、可靠性高、成本低。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本实用新型实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本实用新型实施例以及实施例中的技术特征可以相互组合。
实施例一
参考图1，实施例一中的用于编码器的保护电路包括连接于编码器负载和编码器供电系统之间的防反接电路101，所述防反接电路101包括PMOS管Q1。
其中，PMOS管Q1的栅极连接编码器供电系统的供电负端GND，PMOS管Q1的源极连接所述编码器负载的正电源端V+，PMOS管Q1的漏极连接所述编码器供电系统的供电正端VCC。所述编码器负载的负电源端V-连接编码器供电系统的供电负端GND。
本实施例的工作原理如下：
编码器供电系统的电源正接时，刚上电时刻，PMOS管Q1内部的寄生二极管导通，漏极电位uD为VCC,源极电位uS为VCC-0.6V左右，栅极电位uG为0V。则uG-uS＝0.6-VCC<0,且|uG-uS|＝VCC-0.6，可见|uG-uS|大于PMOS场效应管的阀值开启电压|uGS(th)|，因此PMOS管Q1的漏极与源极导通，由于内阻非常小将寄生二极管短路，从而实现压降极低。编码器供电系统的电源反接时，PMOS管Q1的栅极电位uG则为VCC，大于源极电位uS，因此PMOS管Q1不会导通，整个回路断路，从而保证负载电路安全。
实施例二
实施例二中的用于编码器的保护电路包括连接于编码器负载和编码器供电系统之间的防反接电路101，所述防反接电路101包括NMOS管Q2。
其中，NMOS管Q2的栅极连接所述编码器供电系统的供电正端VCC，NMOS管Q2的源极连接所述编码器负载的负电源端V-，NMOS管Q2的漏极连接所述编码器供电系统的供电负端GND。编码器负载的正电源端V+连接编码器供电系统的供电正端VCC。
本实施例的工作原理如下：
编码器供电系统的电源正接时，刚上电时刻，NMOS管Q2内部的寄生二极管导通，漏极电位uD为0,源极电位uS为0.6V左右，栅极电位uG为VCC。则uG-uS＝VCC-0.6>0,且|uG-uS|＝VCC-0.6，可见|uG-uS|大于PMOS场效应管的阀值开启电压|uGS(th)|，因此NMOS管Q2的漏极与源极导通，由于内阻非常小将寄生二极管短路，从而实现压降极低。编码器供电系统的电源反接时，NMOS管Q2的栅极电位uG、源极电位0，即uG-uS＝0，因此NMOS管Q2不会导通，整个回路断路，从而保证负载电路安全。
可以理解的是，还可以将实施例一与实施例二的方案结合在一起，即既包括PMOS管，又包括NMOS管，这样同样可以达到导通电阻小的效果。这种方案属于本实用新型实施例的简单变形，也落入本实用新型的保护范围之内。
实施例三
本实施例中的保护电路包括防反接电路301，其可以参考上述的实施例一，此处不再赘述。本实施例的保护电路与实施例一相比，增加了如下结构：
一级浪涌防护电路304，连接于所述编码器供电系统的供电正端VCC和供电负端GND之间，用于对所述编码器供电系统输出的供电电压进行浪涌吸收处理。
滤波延迟电路303，连接于防反接电路301和一级浪涌防护电路304之间，用于对经过一级浪涌防护电路304处理后的供电电压进行滤波处理。
二级浪涌防护电路302，并联于所述滤波延迟电路303后级，用于对经过所述滤波延迟电路303处理后的供电电压进行二次浪涌吸收处理。
具体的，所述一级浪涌防护电路304包括压敏电阻Rv，所述滤波延迟电路303包括电感L1和第一电容C1；所述二级浪涌防护电路302包括双向瞬态抑制二极管D1。
所述电感L1的第一端连接所述编码器供电系统的供电正端VCC，所述电感L1的第二端连接所述第一电容C1的第一端，所述第一电容C1的第二端连接所述编码器供电系统的供电负端GND。所述双向瞬态抑制二极管D1连接于所述第一电容C1的第一端和第二端之间。所述第一电容C1的第一端还连接PMOS管Q1的漏极，所述第一电容C1的第二端连接所述编码器负载的负电源端V-。PMOS管Q1的源极连接编码器负载的正电源端V+，PMOS管Q1的栅极连接供电负端GND，所述编码器负载的正电源端V+和负电源端V-之间还连接有第二电容C2。
当有浪涌电压存在时，压敏电阻Rv与双向瞬态抑制二极管D1构成两级防护，通过电感L1和第一电容C1的滤波延迟使得两级浪涌吸收分摊能量，不会使得只有压敏电阻Rv或是双向瞬态抑制二极管D1单独吸收较大的浪涌能量。在低成本的条件下极大提高电路的防浪涌能力。
实施例四
本实施例中的保护电路包括防反接电路401，其可以参考上述的实施例二，此处不再赘述。本实施例的保护电路与实施例二相比，增加了如下结构：
一级浪涌防护电路404，连接于所述编码器供电系统的供电正端VCC和供电负端GND之间，用于对所述编码器供电系统输出的供电电压进行浪涌吸收处理。
滤波延迟电路403，连接于防反接电路401和一级浪涌防护电路404之间，用于对经过一级浪涌防护电路404处理后的供电电压进行滤波处理。
二级浪涌防护电路402，并联于所述滤波延迟电路403后级，用于对经过所述滤波延迟电路403处理后的供电电压进行二次浪涌吸收处理。
具体的，所述一级浪涌防护电路404包括压敏电阻Rv，所述滤波延迟电路403包括电感L1和第一电容C1；所述二级浪涌防护电路402包括双向瞬态抑制二极管D1。
所述电感L1的第一端连接所述编码器供电系统的供电正端VCC，所述电感L1的第二端连接所述第一电容C1的第一端，所述第一电容C1的第二端连接所述编码器供电系统的供电负端GND。所述双向瞬态抑制二极管D1连接于所述第一电容C1的第一端和第二端之间。所述第一电容C1的第一端还连接正电源端V+，所述第一电容C1的第二端连接NMOS管Q2的漏极。NMOS管Q2的源极连接负电源端V-，NMOS管Q2的栅极连接供电正端VCC，所述编码器负载的正电源端V+和负电源端V-之间还连接有第二电容C2。
基于同一构思，本实用新型还公开了一种编码器，其包括上述的保护电路。
综上所述，实施本实用新型的用于编码器的保护电路以及编码器，具有以下有益效果：本实用新型在编码器负载和编码器供电系统之间的采用MOS管实现防反接，而且MOS管的导通压降极低，因此特别适合在低电压供电系统中实现防反接保护，且可靠性高、成本低；进一步地，本实用新型对浪涌电压进行两级浪涌吸收，两级浪涌吸收分摊能量，在低成本的条件下极大提高电路的防浪涌能力。
上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护之内。
Claims (9)
1.一种用于编码器的保护电路，其特征在于，包括连接于编码器负载和编码器供电系统之间的防反接电路，所述防反接电路包括PMOS管和NMOS管中的任一个或两个，且：
所述PMOS管的栅极连接编码器供电系统的供电负端，所述PMOS管的源极连接所述编码器负载的正电源端，所述PMOS管的漏极连接所述编码器供电系统的供电正端；
所述NMOS管的栅极连接所述编码器供电系统的供电正端，所述NMOS管的源极连接所述编码器负载的负电源端，所述NMOS管的漏极连接所述编码器供电系统的供电负端。
2.根据权利要求1所述的用于编码器的保护电路，其特征在于，所述保护电路还包括一级浪涌防护电路，连接于所述编码器供电系统的供电正端和供电负端之间，用于对所述编码器供电系统输出的供电电压进行浪涌吸收处理。
3.根据权利要求2所述的用于编码器的保护电路，其特征在于，所述一级浪涌防护电路包括压敏电阻。
4.根据权利要求2所述的用于编码器的保护电路，其特征在于，所述保护电路还包括连接于所述防反接电路和一级浪涌防护电路之间的滤波延迟电路，用于对经过一级浪涌防护电路处理后的供电电压进行滤波处理。
5.根据权利要求4所述的用于编码器的保护电路，其特征在于，所述保护电路还包括二级浪涌防护电路，并联于所述滤波延迟电路后级，用于对经过所述滤波延迟电路处理后的供电电压进行二次浪涌吸收处理。
6.根据权利要求5所述的用于编码器的保护电路，其特征在于，所述滤波延迟电路包括电感和第一电容；
所述电感的第一端连接所述供电正端，所述电感的第二端连接所述第一电容的第一端，所述第一电容的第二端连接所述供电负端；
若所述防反接电路包括所述PMOS管，则所述第一电容的第一端连接所述PMOS管的漏极，否则所述第一电容的第一端所述正电源端；若所述防反接电路包括所述NMOS管，则所述第一电容的第二端连接所述NMOS管的漏极，否则所述第一电容的第二端连接所述负电源端。
7.根据权利要求6所述的用于编码器的保护电路，其特征在于，所述二级浪涌防护电路包括双向瞬态抑制二极管，所述双向瞬态抑制二极管连接于所述第一电容的第一端和第二端之间。
8.根据权利要求1所述的用于编码器的保护电路，其特征在于，所述保护电路还包括：连接于所述编码器负载的正电源端和负电源端之间的第二电容。
9.一种编码器，其特征在于，包括如权利要求1-8任一项所述的保护电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820833470.XU CN208190255U (zh) | 2018-05-31 | 2018-05-31 | 一种用于编码器的保护电路以及编码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820833470.XU CN208190255U (zh) | 2018-05-31 | 2018-05-31 | 一种用于编码器的保护电路以及编码器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208190255U true CN208190255U (zh) | 2018-12-04 |
Family
ID=64428907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820833470.XU Active CN208190255U (zh) | 2018-05-31 | 2018-05-31 | 一种用于编码器的保护电路以及编码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208190255U (zh) |
-
2018
- 2018-05-31 CN CN201820833470.XU patent/CN208190255U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205248774U (zh) | 一种输入防反接保护电路 | |
| CN106034369A (zh) | 一种具有短路保护电路的led电源 | |
| CN107947557A (zh) | 一种抗过压、欠压浪涌的软启动电路 | |
| CN106533144B (zh) | 防反接及电流反灌电路 | |
| CN103023004B (zh) | 一种浪涌抑制电路 | |
| CN208190255U (zh) | 一种用于编码器的保护电路以及编码器 | |
| CN204928783U (zh) | 一种电源开关控制电路 | |
| CN204424894U (zh) | 一种dc电源输入保护电路 | |
| CN207069578U (zh) | 一种电源反向保护电路 | |
| CN206790346U (zh) | 一种具备多重防护的直流电源 | |
| CN101989742A (zh) | 电容降压的空载保护电路 | |
| CN218569902U (zh) | 一种省耗电源的智能切换电路 | |
| CN205901283U (zh) | 一种浪涌抑制多级滤波组件 | |
| CN209642543U (zh) | 一种开关电源低边有源钳位电路 | |
| CN204827995U (zh) | 一种单线圈直流无刷风扇驱动芯片 | |
| CN208861199U (zh) | 一种带钳位功能的多级降压稳压电路 | |
| CN207743950U (zh) | 放电mos管的驱动电路及放电加工装置 | |
| CN103337955A (zh) | 低损耗串联电容均压装置 | |
| CN203368322U (zh) | 低损耗串联电容均压装置 | |
| CN209516934U (zh) | 一种全n型四相位时钟电荷泵 | |
| CN209001579U (zh) | 光伏控制器蓄电池防反接保护电路 | |
| CN209028498U (zh) | 一种低压差线性稳压器的esd保护系统 | |
| CN208971128U (zh) | 用于GaN功率集成模块的欠压封锁电路 | |
| CN208656446U (zh) | 一种移动电源的防高压冲击输入电路 | |
| CN205901579U (zh) | 一种具有瞬态抑制功能的稳压输出滤波组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |