CN208078005U - 一种提高外部量子效率的led芯片 - Google Patents
一种提高外部量子效率的led芯片 Download PDFInfo
- Publication number
- CN208078005U CN208078005U CN201820183491.1U CN201820183491U CN208078005U CN 208078005 U CN208078005 U CN 208078005U CN 201820183491 U CN201820183491 U CN 201820183491U CN 208078005 U CN208078005 U CN 208078005U
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- patterning
- quantum efficiency
- external quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用提供一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，在P型半导体层上形成电流阻挡层；P型半导体层上还形成有第一电流扩展层，第一电流扩展层覆盖及包围电流阻挡层；第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；在所述图案化膜层上形成有第二电流扩展层；第二电流扩展层上还形成有保护层；通过图案化膜层改变入射角从而增加正向出光效率，且夹层处理方法保证在下游封装中仍能维持该功效。
Description
【技术领域】
本实用涉及半导体光电芯片技术领域，尤其涉及一种提高外部量子效率的 LED芯片。
【背景技术】
现有LED芯片，特别是芯片，如图1所示，一般由衬底1a起自下至上依次层状叠加的设置有N型半导体层2a、发光层3a和P型半导体层4a，并在P型半导体层4a刻蚀形成N台阶5a，然后再经过沉积、刻蚀在P型半导体层4a上形成电流阻挡层(CBL)6a，在P型半导体层4a上沉积形成覆盖及包围电流阻挡层6a的电流扩展层7a，最后在电流扩展层7a上沉积起绝缘作用的保护层8a；发光时光线直接从平整的衬底1a背面出射，光线在衬底5a与空气截面处发生折射，出光角度较小。
由于现有的LED芯片因GaN材质具有较高的折射系数，在出光界面因snell 定律，大于24°角的入射光线都会在界面处发生全内反射。因此，为了增加取光，现有技术在发光面制作图案化形貌，能够减小入射光角度，从而增加光线从芯片正面溢出概率。但是，这种表面图案化会在下游封装的灌胶制程把表面的图案化掩盖，无法达到增加取光的效果。
【实用新型内容】
本实用提供一种能够提高外部量子效率的LED芯片。
为了实现上述实用目的，本实用采用的技术方案是：
一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，并在P型半导体层刻蚀形成N台阶，在P型半导体层上形成电流阻挡层；所述P型半导体层上还形成有第一电流扩展层，所述第一电流扩展层覆盖及包围电流阻挡层；所述第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；在所述图案化膜层上形成有第二电流扩展层；所述第二电流扩展层上还形成有保护层。
进一步地，所述第一电流扩展层为通过低功率沉积形成的不退火的致密接触层。
进一步地，所述第一电流扩展层为采用氧化铟锡沉积的第一氧化铟锡沉积层，第一氧化铟锡层的沉积厚度在
进一步地，所述第一氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。
进一步地，所述图案化形貌膜由在第一电流扩展层上沉积的厚度在1μm～5 μm的SiO2层，按微米量级图案化设计间隔刻蚀形成。
进一步地，所述图案化形貌膜侧壁与第一电流扩展层表面之间形成20°以上夹角。
进一步地，所述图案化形貌为圆锥形形貌、多边形表面形貌或圆柱形形貌。
进一步地，所述纳米颗粒为金属纳米颗粒。
进一步地，所述纳米颗粒为银纳米颗粒。
进一步地，所述纳米颗粒的粒径在1nm～100nm之间。
进一步地，所述第二电流扩展层为通过低功率沉积形成的退火后的致密接触层。
进一步地，所述第二电流扩展层为采用氧化铟锡沉积的第二氧化铟锡沉积层，第二氧化铟锡层的沉积厚度在
进一步地，所述第二氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。
进一步地，所述保护层为采用绝缘材料SiO2或者Si3N4的绝缘保护层。
进一步地，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度。
该LED芯片对应的制备方法，包括以下步骤：
步骤一，在衬底的上表面上生长外延层，所述外延层生长过程依次为：在衬底表面生长N型半导体层，在N型半导体层上生长发光层，在发光层上生长P 型半导体层；
步骤二，在P型半导体层刻蚀形成N台阶；
步骤三，再经过沉积、刻蚀在P型半导体层上形成电流阻挡层；
步骤四，在P型半导体层上还形成覆盖及包围电流阻挡层的第一电流扩展层；
步骤五，在所述第一电流扩展层上形成按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成用于增加有效出光面积的纳米颗粒；
步骤六，在图案化形貌膜及纳米颗粒上沉积第二电流扩展层；
步骤七，在第二电流扩展层上还形成保护层。
本实用的有益效果是：
本实用提供的LED芯片，由于在所述第一电流扩展层上形成按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成用于增加有效出光面积的纳米颗粒；然后在图案化形貌膜及纳米颗粒上沉积第二电流扩展层；这样，该LED芯片具有第一电流扩展层/图案化形貌膜及纳米颗粒/第一电流扩展层的夹层结构，而图案化形貌膜能够改变入射角从而增加正向出光效率，且夹层处理方法保证在下游封装中仍能维持该功效，从而达到提高外部量子效率的效果。
另外，调整底层的第一电流扩展层与顶层的第二电流扩展层厚度，能够起到光学增透膜的效果。还有，当该LED芯片采用的ITO/SiO2/Ag纳米颗粒 /ITO的结构时，能够减小由量子阱射出的入射光线角度，增加正向出光，减少内部反射损耗，亮度有效地提升2％以上。
【附图说明】
图1为现有技术中的LED芯片结构示意图；
图2为本实用LED芯片结构示意图；
图3为图1中的A部放大结构示意图；
图4为本实用的制备方法流程示意图。
【具体实施方式】
为使本实用的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用的具体实施方式做详细的说明。
但是本实用能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用内涵的情况下做类似推广，因此本实用不受下面公开的具体实施的限制。其次，本实用利用示意图进行详细描述，在详述本实用实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本实用保护的范围。
一种提高外部量子效率的LED芯片，如图2和图3所示，包括衬底1，由衬底1起自下至上依次层状叠加的设置有N型半导体层2、发光层3和P型半导体层4，衬底1为蓝宝石衬底，N型半导体层2为N型氮化镓层，P型半导体层4为P型氮化镓层；并在P型半导体层4刻蚀形成N台阶5，再经过沉积、刻蚀在P型半导体层4上形成电流阻挡层(CBL)6。
继续如图2和图3所示，在P型半导体层4上低功率沉积形成一层不退火的覆盖及包围电流阻挡层6、并作为P型半导体层4传导电流的致密接触层的第一电流扩展层7。在第一电流扩展层7上形成有图案化膜层，所述图案化膜层包含在第一电流扩展层7上沉积一层微米(μm)量级低折射系数疏松SiO2掩膜形成的图案化膜，然后，按图案化设计间隔进行刻蚀去胶后形成的图案化形貌膜 8，该图案化形貌膜8可以减小入射角度而增加正向取光效率，优选所述图案化形貌膜8侧壁与第一电流扩展层表面之间形成20°以上夹角；并在图案化形貌膜 8之间形成用于增加有效出光面积的纳米颗粒9，即在图案化形貌膜8的设计间隔形成粒径为纳米级、且增强入射角和减少吸光的纳米颗粒9，其中，该纳米颗粒为采用旋涂方式形成的粒径在1纳米(nm)～100nm之间的银Ag纳米颗粒，银纳米颗粒的优选粒径为10nm。
继续如图2和图3所示，在图案化膜层上还紧接着沉积一层、退火后作为传导电流及保护纳米颗粒的第二电流扩展层10，且所述第二电流扩展层10的厚度小于第一电流扩展层7的厚度，以便在透射频谱中小于24°角度的入射光中有较高的透过率。在该实施例中，使用光学模拟，首层第一电流扩展层7厚度大于作为第二层的第二电流扩展层10厚度时，在透射频谱中，小角度(一般＜24°)入射光中有较高的透过率(透过率一般提高10％)。并在第二电流扩展层10上还采用PECVD沉积法沉积一层起绝缘作用的保护层11，该保护层为采用绝缘材料 SiO2或者Si3N4的绝缘保护层。
其中，第一电流扩展层7为采用氧化铟锡沉积的第一氧化铟锡(ITO)沉积层，第一氧化铟锡层7的沉积厚度在优选厚度为第一氧化铟锡沉积层的沉积方式为溅射沉积。第二电流扩展层10为采用氧化铟锡沉积的第二氧化铟锡(ITO)沉积层，第二氧化铟锡层10的沉积厚度在优选厚度为该第二氧化铟锡沉积层10采用的沉积方式中，因为考虑到有银纳米颗粒的存在，在离子溅射的环境中不稳定，所以第二氧化铟锡沉积层采用蒸镀沉积。同时，由于形成的图案化形貌膜8的设计间隔在μm 量级，为使所述图案化形貌膜8侧壁与第一电流扩展层表面之间形成20°以上的角度，所述图案化形貌膜8厚度需微米级别；太厚时，当沉积下一膜层时，不利于连续型披敷，容易造成膜层断裂，这对电流传导不利。
如图3所示，该实施例中，该图案化形貌膜8为在第一电流扩展层7上沉积一层厚度在1μm～5μm的SiO2层，并在SiO2层上刻蚀去胶后形成图案化设计间隔在μm量级的图案化形貌膜，所述图案化形貌膜8侧壁与第一电流扩展层表面之间形成20°以上夹角；所述图案化形貌膜中的图案化形貌为圆锥形形貌，该圆锥形形貌采用干法刻蚀的方式一次制备而成；所述图案化形貌还可以为六边形形貌、多边形表面形貌或圆柱形形貌。
该实施例根据光学模拟，首层采用的第一电流扩展层7，在第一电流扩展层7上先形成2μm的SiO2层，进而形成SiO2图案化形貌膜8，并且在图案化形貌膜8之间采用旋涂方式形成粒径在1纳米(nm)～100nm之间的银纳米颗粒，底层采用的第二电流扩展层10；这样的夹层结构，具有小角度吸光少，只有8％被吸收，其它92％光线均能透过，能够有效地减小由量子阱射出的入射光线角度，增加正向出光，减少内部反射损耗，亮度提升2％。
该实施例对应的提高外部量子效率的LED芯片的制备方法，如图2至图4 所示，包括以下步骤：
步骤一，在衬底的上表面上生长外延层，所述外延层生长过程依次为：在衬底表面生长N型半导体层，在N型半导体层上生长发光层，在发光层上生长P 型半导体层；
步骤二，在P型半导体层刻蚀形成N台阶5；
步骤三，再经过沉积、刻蚀在P型半导体层4上形成电流阻挡层6；
步骤四，在P型半导体层上还形成覆盖及包围电流阻挡层的第一电流扩展层7；
步骤五，在所述第一电流扩展层7上形成按图案化设计间隔形成的图案化形貌膜8，及在所述图案化形貌膜之间形成用于增加有效出光面积的纳米颗粒9；
步骤六，在图案化形貌膜及纳米颗粒上沉积第二电流扩展层10；
步骤七，在第二电流扩展层上还形成保护层11。
其中，步骤四中第一电流扩展层7为采用氧化铟锡沉积的第一氧化铟锡沉积层，步骤五中图案化形貌膜中的图案化形貌为圆锥形形貌，该圆锥形形貌采用干法刻蚀的方式一次制备而成。步骤五中的纳米颗粒9为采用旋涂方式形成的银纳米颗粒。步骤六中第二电流扩展层10为采用氧化铟锡沉积的第二氧化铟锡沉积层，该第二氧化铟锡沉积层10采用的沉积方式中，因为考虑到有银纳米颗粒的存在，在离子溅射的环境中不稳定，所以第二氧化铟锡沉积层采用蒸镀沉积。
本实施例提供的LED芯片，加工时，先低功率沉积一层致密的第一电流扩展层，且不退火作为P-GaN的接触层；再在第二电流扩展层上沉积一定厚度的SiO2层，并在SiO2层上刻蚀去胶后形成图案化设计间隔在μm量级，且形成与第一电流扩展层表面之间构成20°以上角度的图案化形貌膜，使得该层具有较低的折射系数、较少吸收的疏松膜层；在图案化形貌膜之间形成一层银纳米颗粒，紧接着沉积一层ITO薄层退火作为电流传导层及银纳米颗粒的保护层。
这样，该LED芯片具有ITO/SiO2/Ag纳米颗粒/ITO的夹层结构，而图形化的SiO2能够改变入射角从而增加正向出光效率，且夹层处理方法保证在下游封装中仍能维持该功效；同时，调整底层的第一电流扩展层与顶层的第二电流扩展层厚度，能够起到光学增透膜的效果；另外，在SiO2所形成的图案化形貌之间形成银纳米颗粒，能够增加有效出光面积。
以上所述实施例只是为本实用的较佳实施例，并非以此限制本实用的实施范围，除了具体实施例中列举的情况外；凡依本实用之形状、构造及原理所作的等效变化，均应涵盖于本实用的保护范围内。
Claims (15)
1.一种提高外部量子效率的LED芯片，包括衬底，由衬底起自下至上依次层状叠加的设置有N型半导体层、发光层和P型半导体层，并在P型半导体层刻蚀形成N台阶，在P型半导体层上形成电流阻挡层；其特征在于：
所述P型半导体层上还形成有第一电流扩展层，所述第一电流扩展层覆盖及包围电流阻挡层；
所述第一电流扩展层上形成有图案化膜层，所述图案化膜层包含按图案化设计间隔形成的图案化形貌膜，及在所述图案化形貌膜之间形成的用于增加有效出光面积的纳米颗粒；
在所述图案化膜层上形成有第二电流扩展层；
所述第二电流扩展层上还形成有保护层。
2.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一电流扩展层为通过低功率沉积形成的不退火的致密接触层。
3.根据权利要求1或2所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一电流扩展层为采用氧化铟锡沉积的第一氧化铟锡沉积层，第一氧化铟锡层的沉积厚度在
4.根据权利要求3所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。
5.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述图案化形貌膜由在第一电流扩展层上沉积的厚度在1μm～5μm的SiO2层，按微米量级图案化设计间隔刻蚀形成。
6.根据权利要求1或5所述的一种提高外部量子效率的LED芯片，其特征在于，所述图案化形貌膜侧壁与第一电流扩展层表面之间形成20°以上夹角。
7.根据权利要求1或5所述的一种提高外部量子效率的LED芯片，其特征在于，所述图案化形貌为圆锥形形貌、多边形表面形貌或圆柱形形貌。
8.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述纳米颗粒为金属纳米颗粒。
9.根据权利要求8所述的一种提高外部量子效率的LED芯片，其特征在于，所述纳米颗粒为银纳米颗粒。
10.根据权利要求1或8或9所述的一种提高外部量子效率的LED芯片，其特征在于，所述纳米颗粒的粒径在1nm～100nm之间。
11.根据权利要求1所述的一种提高外部量子效率的LED芯片，其特征在于，所述第二电流扩展层为通过低功率沉积形成的退火后的致密接触层。
12.根据权利要求1或11所述的一种提高外部量子效率的LED芯片，其特征在于，所述第二电流扩展层为采用氧化铟锡沉积的第二氧化铟锡沉积层，第二氧化铟锡层的沉积厚度在
13.根据权利要求12所述的一种提高外部量子效率的LED芯片，其特征在于，所述第二氧化铟锡沉积层的沉积方式为离子辅助蒸镀沉积、蒸镀沉积或溅射沉积。
14.根据权利要求1或2或5或8或9或11所述的一种提高外部量子效率的LED芯片，其特征在于，所述保护层为采用绝缘材料SiO2或者Si3N4的绝缘保护层。
15.根据权利要求1或2或5或8或9或11所述的一种提高外部量子效率的LED芯片，其特征在于，所述第一电流扩展层的厚度大于所述第二电流扩展层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820183491.1U CN208078005U (zh) | 2018-02-02 | 2018-02-02 | 一种提高外部量子效率的led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820183491.1U CN208078005U (zh) | 2018-02-02 | 2018-02-02 | 一种提高外部量子效率的led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208078005U true CN208078005U (zh) | 2018-11-09 |
Family
ID=64036815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820183491.1U Active CN208078005U (zh) | 2018-02-02 | 2018-02-02 | 一种提高外部量子效率的led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208078005U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112201733A (zh) * | 2020-10-13 | 2021-01-08 | 西安电子科技大学 | 基于自组装亚微米ITO/Sc/ITO电流扩展层的GaN基发光二极管及制备方法 |
| CN112885718A (zh) * | 2021-01-20 | 2021-06-01 | 厦门乾照光电股份有限公司 | 一种复合导电薄膜的制备方法 |
-
2018
- 2018-02-02 CN CN201820183491.1U patent/CN208078005U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112201733A (zh) * | 2020-10-13 | 2021-01-08 | 西安电子科技大学 | 基于自组装亚微米ITO/Sc/ITO电流扩展层的GaN基发光二极管及制备方法 |
| CN112885718A (zh) * | 2021-01-20 | 2021-06-01 | 厦门乾照光电股份有限公司 | 一种复合导电薄膜的制备方法 |
| CN112885718B (zh) * | 2021-01-20 | 2022-07-05 | 厦门乾照光电股份有限公司 | 一种复合导电薄膜的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9093605B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN101103438B (zh) | 垂直发光二极管的制造方法 | |
| US9087971B2 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
| US8729580B2 (en) | Light emitter with metal-oxide coating | |
| CN102157640B (zh) | 具有p-GaN层表面粗化的GaN基LED芯片的制作方法 | |
| US8519430B2 (en) | Optoelectronic device and method for manufacturing the same | |
| US8344409B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN104051587A (zh) | 表面等离激元增强GaN基纳米孔LED的制备方法 | |
| CN102709426A (zh) | 一种表面粗化的GaN基LED芯片的制作方法 | |
| CN103325900B (zh) | 表面等离激元增强GaN基纳米柱LED及制备方法 | |
| TW200834987A (en) | Surface textured LEDs and method for making the same | |
| CN108183151B (zh) | 一种led芯片及其制作方法 | |
| CN108258093A (zh) | 一种提高外部量子效率的led芯片及其制备方法 | |
| CN208078005U (zh) | 一种提高外部量子效率的led芯片 | |
| US8946736B2 (en) | Optoelectronic device and method for manufacturing the same | |
| WO2015070669A1 (zh) | 发光二极管芯片及其制作方法 | |
| Noemaun et al. | Optically functional surface composed of patterned graded-refractive-index coatings to enhance light-extraction of GaInN light-emitting diodes | |
| KR101317632B1 (ko) | 질화물계 발광 소자 및 그 제조방법 | |
| CN107863432B (zh) | 一种提升led性能的led制备方法以及led芯片 | |
| CN202957284U (zh) | 用于制备led倒装芯片的图形化衬底 | |
| CN102931308A (zh) | 渐变半径光子晶体发光二极管制备方法 | |
| CN102651438A (zh) | 衬底、该衬底的制备方法及具有该衬底的芯片 | |
| CN102947945A (zh) | 太阳能电池 | |
| KR101321994B1 (ko) | 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법 | |
| WO2019052157A1 (zh) | 一种透明导电层及其制作方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |