CN207968328U - 一种升压型同步dc-dc电路 - Google Patents

一种升压型同步dc-dc电路 Download PDF

Info

Publication number
CN207968328U
CN207968328U CN201820329889.1U CN201820329889U CN207968328U CN 207968328 U CN207968328 U CN 207968328U CN 201820329889 U CN201820329889 U CN 201820329889U CN 207968328 U CN207968328 U CN 207968328U
Authority
CN
China
Prior art keywords
tube core
circuit
low
high location
low pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201820329889.1U
Other languages
English (en)
Inventor
王彦新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
SHANGHAI LEADCHIP MICROELECTRONICS CORP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI LEADCHIP MICROELECTRONICS CORP Ltd filed Critical SHANGHAI LEADCHIP MICROELECTRONICS CORP Ltd
Priority to CN201820329889.1U priority Critical patent/CN207968328U/zh
Application granted granted Critical
Publication of CN207968328U publication Critical patent/CN207968328U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本实用新型涉及一种升压型同步DC‑DC电路,包括同步BOOST电路,同步BOOST电路中的低位开关和高位开关连接有驱动芯片,所述的驱动芯片包括封装为一体的两个管芯,分别为用于驱动低位开关的第一管芯(1)以及用于驱动高位开关的第二管芯(2),所述的第一管芯(1)和第二管芯(2)电气连接。与现有技术相比,本实用新型的驱动芯片采用两个管芯独立设置的形式,两个单独的管芯在结构上避免了高压结隔离工艺中的寄生效应,从而消除了传统的同步BOOST控制电路高压工艺中寄生效应的限制,解决了在高安全性、高可靠性要求的应用中不能使用同步BOOST转换器的问题。

Description

一种升压型同步DC-DC电路
技术领域
本实用新型涉及一种DC-DC电路,尤其是涉及一种升压型同步DC-DC电路。
背景技术
在升压型DC-DC应用当中,经常因为提升能源效率要求而增加同步整流功能,尤其是在大功率应用场景中,效率的提升会减少散热要求,从而便于小型化,容易满足便携、密封、防水等多样性要求。因此对同步BOOST的需求与日俱增。
同步BOOST中使用高位开关来代替整流二极管,实现同步整流。集成高位开关控制的同步BOOST芯片需要采用高压阱来隔离高压与低压电源域。高压阱实际上是一个耐高压的N型外延,生长于P型衬底之上,因此与衬底形成了一个耐高压的PN结。在N型高压阱内部,可以放置相对于高位开关源极为参考地的器件,以实现对高位开关整流动作的控制。由于高压阱使得同步BOOST成为可能,因此越来越多的应用采用同步BOOST。
高压阱隔离的天然缺陷就是PN结的寄生电容。由于高压阱对芯片衬底存在寄生电容,当该隔离阱相对衬底电位升高时,该寄生电容被充电,电流从表面的N型接触,经由隔离N阱,到达电容正极;再经由电容负极泄放至衬底,经衬底流向芯片的地电位。在低频、小电流应用中,这不会产生问题,因为寄生电容的电流较小,容易被接触孔、隔离槽等版图结构吸收干净。但是在高频或大电流应用中,由于高压N阱所接是芯片的功率开关处,该节点的电压变化斜率非常大,就会在隔离N阱内部和芯片衬底处产生很大的电流,导致将PN结附近的N阱电压被拉低和衬底电位被拉高。如果上升斜率足够大,使得电压达到足以引发闩锁的级别,这将导致芯片内部闩锁甚至击穿,最终导致芯片失效。
综上,传统的同步BOOST结构很难应用于高频、大电流以及对可靠性要求高的应用中。
实用新型内容
本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种升压型同步DC-DC电路。
本实用新型的目的可以通过以下技术方案来实现:
一种升压型同步DC-DC电路,包括同步BOOST电路,同步BOOST电路中的低位开关和高位开关连接有驱动芯片,其特征在于,所述的驱动芯片包括封装为一体的两个管芯,分别为用于驱动低位开关的第一管芯以及用于驱动高位开关的第二管芯,所述的第一管芯和第二管芯电气连接。
所述的第一管芯包括:
反馈调制电路:将同步BOOST电路的反馈信号与设定值进行比较,并进行频率调制形成调制信号;
逻辑电路:根据调制信号产生低位开关驱动信号和第二管芯使能信号,低位开关驱动信号和第二管芯使能信号为非交叠互补信号;
低位开关驱动电路:根据低位开关驱动信号驱动低位开关工作。
所述的反馈调制电路为PWM调制电路。
所述的逻辑电路包括:延时模块、与门逻辑器和与非门逻辑器,所述的调制信号通过调制输出端子分别连接至与门逻辑器和与非所述门逻辑器的一个输入端,所述的调制输出端子还连接至延时模块输入端,延时模块输出端分别连接至与门逻辑器和与非门逻辑器另一输入端,与门逻辑器输出端为低位开关驱动信号输出端,与非门逻辑器输出端为第二管芯使能信号输出端。
所述的第二管芯包括:
高位开关控制电路:根据第二管芯使能信号以及高位开关两侧电压情况判断开启或关闭高位开关并产生高位开关驱动信号;
高位开关驱动电路:根据高位开关驱动信号驱动高位开关工作。
所述的高位开关控制电路包括:触发器、用于将高位开关连接电感一侧电压跟同步BOOST电路输出电压与闭合阈值之和比较的闭合比较器以及用于将高位开关连接电感一侧电压跟同步BOOST电路输出电压与关断阈值之和比较的关断比较器,所述的闭合比较器和关断比较器均连接触发器输入端,触发器触发端连接逻辑电路输出的第二管芯使能信号,触发器输出端为高位开关驱动信号输出端。
所述的第一管芯中和第二管芯通过电平转换电路进行电气连接,所述的电平转换电路将第二管芯使能信号由第一管芯的电源域转换到第二管芯的电源域。
所述的电平转换电路包括位于第一管芯中的第一转换电路和位于第二管芯中的第二转换电路;
所述的第一转换电路包括第一低压NMOS、限流电阻和高压NMOS,第一低压NMOS栅极连接逻辑电路产生的第二管芯使能信号,第一低压NMOS源极连接第一管芯的地电位,第一低压NMOS漏极通过限流电阻连接高压NMOS源极,高压NMOS栅极连接第一管芯的电源正极,高压NMOS漏极为的第一转换电路的输出端;
第二转换电路包括第二低压PMOS、第三低压PMOS和检测电阻,第二低压PMOS的源极为第二转换电路的输入端,第二转换电路的输入端连接第一转换电路的输出端,第二低压PMOS和第三低压PMOS漏极均连接至第二管芯的电源正极,第二低压PMOS和第三低压PMOS栅极相互连接并连接至第二转换电路的输入端,第三低压PMOS源极为第二管芯使能信号输出端,第二管芯使能信号输出端连接至高位开关控制电路,检测电阻串联于第二管芯使能信号输出端和第二管芯的电源负极之间。
与现有技术相比,本实用新型具有如下优点:
本实用新型低位开关和高位开关的驱动芯片采用两个管芯独立设置的形式,两个单独的管芯在结构上避免了高压结隔离工艺中的寄生效应,从而消除了传统的同步BOOST控制电路高压工艺中寄生效应的限制,解决了在高安全性、高可靠性要求的应用中不能使用同步BOOST转换器的问题,并且由于寄生效应的消除,也为高频的同步BOOST转换提供了可能。
附图说明
图1为本实用新型升压型同步DC-DC电路的结构示意图;
图2为实施例中电流型升压型同步DC-DC电路的结构示意图;
图3为反馈调制电路的电路结构示意图;
图4为逻辑电路的电路结构示意图;
图5为高位开关控制电路的电路结构示意图;
图6为实施例中电平转换电路的结构示意图。
图中,1为第一管芯,2为第二管芯,11为反馈调制电路,12为逻辑电路,13为低位开关驱动电路,14为第一转换电路,21为高位开关控制电路,22为高位开关驱动电路,23为第二转换电路,111为电流采样电路,112为电压采样电路,113为内部基准电路,114为误差放大器,115为PWM比较器,116为振荡器。
具体实施方式
下面结合附图和具体实施例对本实用新型进行详细说明。注意,以下的实施方式的说明只是实质上的例示,本实用新型并不意在对其适用物或其用途进行限定,且本实用新型并不限定于以下的实施方式。
实施例
如图1所示,一种升压型同步DC-DC电路,包括同步BOOST电路,同步BOOST电路包括低位开关Q1、高位开关Q2、电感L和电容C,同步BOOST电路中的低位开关和高位开关连接有驱动芯片,驱动芯片包括封装为一体的两个管芯,分别为用于驱动低位开关的第一管芯1以及用于驱动高位开关的第二管芯2,第一管芯1和第二管芯2电气连接。
第一管芯1包括:
反馈调制电路11:将同步BOOST电路的反馈信号与设定值进行比较,并进行频率调制形成调制信号,同步BOOST电路的反馈信号包括同步BOOST电路输出电流信号和/或同步BOOST电路输出电压信号;
逻辑电路12:根据调制信号产生低位开关驱动信号和第二管芯使能信号,低位开关驱动信号和第二管芯使能信号为非交叠互补信号,即:低位开关驱动信号和第二管芯使能信号之间增加死区时间,使得高位开关和低位开关不会同时导通;
低位开关驱动电路13:根据低位开关驱动信号驱动低位开关工作,低位开关驱动电路13根据低位开关驱动信号驱动低位开关的栅极,使低位开关根据低位开关驱动信号迅速的开启和关断。
第二管芯2包括:
高位开关控制电路21:根据第二管芯使能信号以及高位开关两侧电压情况判断开启或关闭高位开关并产生高位开关驱动信号,高位开关驱动信号通过如下方式获得:当第二管芯使能信号使能时,高位开关控制电路21检测高位开关两侧的电压,当高位开关连接电感一侧电压高于同步BOOST电路输出电压与闭合阈值之和时,高位开关闭合,当高位开关连接电感一侧电压低于同步BOOST电路输出电压与关断阈值之和时,则高位开关关断,闭合阈值大于关断阈值,关断阈值大于0。
高位开关驱动电路22:根据高位开关驱动信号驱动高位开关工作。
第一管芯1中和第二管芯2通过电平转换电路进行电气连接,电平转换电路将第二管芯使能信号由第一管芯1的电源域转换到第二管芯2的电源域,电平转换电路包括两个部分,分别为第一转换电路14和第二转换电路23,第一转换电路14置于第一管芯1中,第二转换电路23置于第二管芯2中,两部分通过芯片间打线进行电气连接。
本实施例以电流型升压型同步DC-DC电路为例,如图2所示,该实施例中第一管芯1中的反馈调制电路11包括电流采样电路111、电压采样电路112、内部基准电路113、误差放大器114和PWM比较器115,电压采样电路112和内部基准电路113连接误差放大器114输入端,误差放大器114输出端以及电流采样电路111连接PWM比较器115,PWM比较器115产生调制信号并输入至逻辑电路12。具体工作原理为同步BOOST电路输出电压信号经过电压采样电路112处理后输送给误差放大器114,与内部基准进行比较,经过误差放大器114内部的频率补偿网络后输出给PWM比较器115,从而设定下一周期的电流上限,PWM比较器115将该信号与电流采样电路111处理后的信号进行比较,比较的结果输送给逻辑电路12作为低位开关的关断信号,振荡器116产生的时钟信号作为低位开关的开启信号。逻辑电路12根据上述两个信号产生低位开关驱动信号,在此基础上加入死区时间的控制,就生成了第二管芯使能信号,第二管芯使能信号与低位开关驱动信号非交叠互补,在低位开关关断后间隔一段死区时间后才允许第二管芯2工作,在低位开关闭合之前提前一段死区时间将高位开关关断,以确保高位开关和低位开关不会同时打开。第二管芯使能信号通过第一转换电路14离开第一管芯1,再通过电气连接关系到达第二管芯2的第二转换电路23,将第二管芯使能信号的电平从第一管芯1的电源域转换成第二管芯2的电源域,生成第二管芯2内部的使能信号。
如图3所示,反馈调制电路11具体包括:误差放大器、环路补偿网络和PWM比较器,将同步BOOST电路的反馈信号F1与设定值Ref输入至误差放大器进行比较,误差放大器的输出连接至PWM比较器,同时PWM比较器输入端还输入三角波Tri,PWM比较器将误差放大器输出值与三角波进行比较进而完成频率调制形成调制信号Tout,三角波可由内部振荡器产生,也可由电流反馈信号经运算放大器处理后产生。环路补偿网络采用电阻和电容的串并联形成,具体见图3中A部分。
如图4所示,逻辑电路12具体包括:延时模块、与门逻辑器和与非门逻辑器,所述的调制信号Tout通过调制输出端子分别连接至与门逻辑器和与非所述门逻辑器的一个输入端,所述的调制输出端子还连接至延时模块输入端,延时模块输出端分别连接至与门逻辑器和与非门逻辑器另一输入端,与门逻辑器输出端为低位开关驱动信号输出端,与非门逻辑器输出端为第二管芯使能信号输出端,低位开关驱动信号表示为G1,第二管芯使能信号表示为EN2。
如图5所示,高位开关控制电路21具体包括:触发器、用于将高位开关连接电感一侧电压跟同步BOOST电路输出电压与闭合阈值之和比较的闭合比较器BC以及用于将高位开关连接电感一侧电压跟同步BOOST电路输出电压与关断阈值之和比较的关断比较器GC,所述的闭合比较器BC和关断比较器GC均连接触发器输入端,触发器触发端连接逻辑电路输出的第二管芯使能信号EN2,触发器输出端为高位开关驱动信号输出端,触发器将闭合比较器BC和关断比较器GC产生的结果及第二管芯使能信号EN2转换为状态信号,即高位开关驱动信号,此处第二管芯使能信号为经过电平转换电路转换过电源域后的第二管芯使能信号EN2zh,高位开关连接电感一侧电压用In1表示,同步BOOST电路输出电压与闭合阈值之和用In2表示,同步BOOST电路输出电压与关断阈值之和用In3表示,高位开关驱动信号表示为G2。当第二管芯使能信号使能时,高位开关控制电路21检测高位开关两侧的电压,当高位开关连接电感一侧电压高于同步BOOST电路输出电压与闭合阈值之和时,高位开关闭合,当高位开关连接电感一侧电压低于同步BOOST电路输出电压与关断阈值之和时,则高位开关关断,所述的闭合阈值大于关断阈值,关断阈值大于0。
低位开关驱动电路13和高位开关驱动电路22均为现有的驱动电路。
图6为本实施例电平转换电路的结构示意图,第一转换电路14包括第一低压NMOS、限流电阻和高压NMOS,第一低压NMOS栅极连接逻辑电路12产生的第二管芯使能信号,第一低压NMOS源极连接第一管芯1的地电位,第一低压NMOS漏极通过限流电阻连接高压NMOS源极,高压NMOS栅极连接第一管芯1的电源正极,高压NMOS漏极为的第一转换电路14的输出端;第二转换电路23包括第二低压PMOS、第三低压PMOS和检测电阻,第二低压PMOS的源极为第二转换电路23的输入端,第二转换电路23的输入端连接第一转换电路14的输出端,第二低压PMOS和第三低压PMOS漏极均连接至第二管芯2的电源正极,第二低压PMOS和第三低压PMOS栅极相互连接并连接至第二转换电路23的输入端,第三低压PMOS源极为转换过电源域的第二管芯使能信号输出端EN2zh,第二管芯使能信号输出端EN2zh连接至高位开关控制电路21,检测电阻串联于第二管芯使能信号输出端和第二管芯2的电源负极之间,第一管芯1的电源正极表示为1+,第一管芯1的地电位表示为1-,第二管芯2的电源正极表示为2+,第二管芯2的电源负极表示为2-,第二管芯使能信号表示为EN2。
上述实施方式仅为例举,不表示对本实用新型范围的限定。这些实施方式还能以其它各种方式来实施,且能在不脱离本实用新型技术思想的范围内作各种省略、置换、变更。

Claims (8)

1.一种升压型同步DC-DC电路,包括同步BOOST电路,同步BOOST电路中的低位开关和高位开关连接有驱动芯片,其特征在于,所述的驱动芯片包括封装为一体的两个管芯,分别为用于驱动低位开关的第一管芯(1)以及用于驱动高位开关的第二管芯(2),所述的第一管芯(1)和第二管芯(2)电气连接。
2.根据权利要求1所述的一种升压型同步DC-DC电路,其特征在于,所述的第一管芯(1)包括:
反馈调制电路(11):将同步BOOST电路的反馈信号与设定值进行比较,并进行频率调制形成调制信号;
逻辑电路(12):根据调制信号产生低位开关驱动信号和第二管芯使能信号,低位开关驱动信号和第二管芯使能信号为非交叠互补信号;
低位开关驱动电路(13):根据低位开关驱动信号驱动低位开关工作。
3.根据权利要求2所述的一种升压型同步DC-DC电路,其特征在于,所述的反馈调制电路(11)为PWM调制电路。
4.根据权利要求2所述的一种升压型同步DC-DC电路,其特征在于,所述的逻辑电路包括:延时模块、与门逻辑器和与非门逻辑器,所述的调制信号通过调制输出端子分别连接至与门逻辑器和与非所述门逻辑器的一个输入端,所述的调制输出端子还连接至延时模块输入端,延时模块输出端分别连接至与门逻辑器和与非门逻辑器另一输入端,与门逻辑器输出端为低位开关驱动信号输出端,与非门逻辑器输出端为第二管芯使能信号输出端。
5.根据权利要求2所述的一种升压型同步DC-DC电路,其特征在于,所述的第二管芯(2)包括:
高位开关控制电路(21):根据第二管芯使能信号以及高位开关两侧电压情况判断开启或关闭高位开关并产生高位开关驱动信号;
高位开关驱动电路(22):根据高位开关驱动信号驱动高位开关工作。
6.根据权利要求5所述的一种升压型同步DC-DC电路,其特征在于,所述的高位开关控制电路(21)包括:触发器、用于将高位开关连接电感一侧电压跟同步BOOST电路输出电压与闭合阈值之和比较的闭合比较器以及用于将高位开关连接电感一侧电压跟同步BOOST电路输出电压与关断阈值之和比较的关断比较器,所述的闭合比较器和关断比较器均连接触发器输入端,触发器触发端连接逻辑电路(12)输出的第二管芯使能信号,触发器输出端为高位开关驱动信号输出端。
7.根据权利要求5所述的一种升压型同步DC-DC电路,其特征在于,所述的第一管芯(1)中和第二管芯(2)通过电平转换电路进行电气连接,所述的电平转换电路将第二管芯使能信号由第一管芯(1)的电源域转换到第二管芯(2)的电源域。
8.根据权利要求7所述的一种升压型同步DC-DC电路,其特征在于,所述的电平转换电路包括位于第一管芯(1)中的第一转换电路(14)和位于第二管芯(2)中的第二转换电路(23);
所述的第一转换电路(14)包括第一低压NMOS、限流电阻和高压NMOS,第一低压NMOS栅极连接逻辑电路(12)产生的第二管芯使能信号,第一低压NMOS源极连接第一管芯(1)的地电位,第一低压NMOS漏极通过限流电阻连接高压NMOS源极,高压NMOS栅极连接第一管芯(1)的电源正极,高压NMOS漏极为的第一转换电路(14)的输出端;
第二转换电路(23)包括第二低压PMOS、第三低压PMOS和检测电阻,第二低压PMOS的源极为第二转换电路(23)的输入端,第二转换电路(23)的输入端连接第一转换电路(14)的输出端,第二低压PMOS和第三低压PMOS漏极均连接至第二管芯(2)的电源正极,第二低压PMOS和第三低压PMOS栅极相互连接并连接至第二转换电路(23)的输入端,第三低压PMOS源极为第二管芯(2)的内部使能信号输出端,第二管芯(2)的内部使能信号输出端连接至高位开关控制电路(21),检测电阻串联于第二管芯(2)的内部使能信号输出端和第二管芯(2)的电源负极之间。
CN201820329889.1U 2018-03-09 2018-03-09 一种升压型同步dc-dc电路 Withdrawn - After Issue CN207968328U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820329889.1U CN207968328U (zh) 2018-03-09 2018-03-09 一种升压型同步dc-dc电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820329889.1U CN207968328U (zh) 2018-03-09 2018-03-09 一种升压型同步dc-dc电路

Publications (1)

Publication Number Publication Date
CN207968328U true CN207968328U (zh) 2018-10-12

Family

ID=63742029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820329889.1U Withdrawn - After Issue CN207968328U (zh) 2018-03-09 2018-03-09 一种升压型同步dc-dc电路

Country Status (1)

Country Link
CN (1) CN207968328U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110011654A (zh) * 2019-05-17 2019-07-12 江苏芯盛智能科技有限公司 一种电源域开关控制电路、方法及芯片
CN110247550A (zh) * 2018-03-09 2019-09-17 上海岭芯微电子有限公司 一种升压型同步dc-dc电路
CN113422557A (zh) * 2021-06-29 2021-09-21 四川航天烽火伺服控制技术有限公司 一种电机控制电路及电动舵机系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110247550A (zh) * 2018-03-09 2019-09-17 上海岭芯微电子有限公司 一种升压型同步dc-dc电路
CN110247550B (zh) * 2018-03-09 2024-08-02 上海贝岭股份有限公司 一种升压型同步dc-dc电路
CN110011654A (zh) * 2019-05-17 2019-07-12 江苏芯盛智能科技有限公司 一种电源域开关控制电路、方法及芯片
CN110011654B (zh) * 2019-05-17 2022-10-11 江苏芯盛智能科技有限公司 一种电源域开关控制电路、方法及芯片
CN113422557A (zh) * 2021-06-29 2021-09-21 四川航天烽火伺服控制技术有限公司 一种电机控制电路及电动舵机系统
CN113422557B (zh) * 2021-06-29 2023-09-29 四川航天烽火伺服控制技术有限公司 一种电机控制电路及电动舵机系统

Similar Documents

Publication Publication Date Title
CN109039029B (zh) 一种适用于GaN功率器件栅驱动电路的自举充电电路
CN105356734B (zh) 一种基于COT控制含纹波补偿的Buck电路电源管理芯片
CN103152017B (zh) 延迟电路、具有延迟电路的电路系统及其方法
CN101552570B (zh) 一种具有限频功能的开关稳压电路及方法
US9007099B2 (en) Semiconductor device with a current sampler and a start-up structure
US9350260B2 (en) Startup method and system for resonant converters
CN207968328U (zh) 一种升压型同步dc-dc电路
US7564704B2 (en) Method of forming a power supply controller and structure therefor
CN103887961B (zh) 开关电源及其控制器
TW201136114A (en) Power supply converter and method
CN106992670B (zh) 用于pfm模式升压型dc-dc转换器的自适应导通时间控制电路
CN103066855A (zh) 用于电源变换系统中的零电压开关的系统和方法
CN103248221A (zh) 降压转换器
CN109327135A (zh) 一种新能源系统及其准z源开关电容变换器
US10148196B2 (en) Inverter and control method thereof
CN105915063A (zh) 一种带隔离输出的同步降压拓扑电路
CN103825457A (zh) 一种准z源直流-直流升压变换器电路
CN203788130U (zh) 增强-耗尽型器件组合同步开关电路
Fu et al. A phase shift controlled current-fed Quasi-Switched-Capacitor isolated dc/dc converter with GaN HEMTs for photovoltaic applications
CN205377666U (zh) 一种直流-直流转换器电路
CN118041327A (zh) 一种适用于高压GaN半桥栅驱动芯片的集成自举开关电路
CN103078486A (zh) 一种电源转换器中的高压启动电路
CN108768172B (zh) 一种输入电流连续的高增益升压变换器
CN203911791U (zh) 一种有源钳位正激变换器的同步整流驱动电路
Li et al. Loss analysis and soft-switching behavior of flyback-forward high gain DC/DC converters with a GaN FET

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230703

Address after: 200233 No. 810, Xuhui District, Shanghai, Yishan Road

Patentee after: SHANGHAI BELLING Corp.,Ltd.

Address before: Room 15C, building 18, 810 Yishan Road, Xuhui District, Shanghai 200233

Patentee before: SHANGHAI LEADCHIP MICROELECTRONICS Corp.,Ltd.

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20181012

Effective date of abandoning: 20240802

AV01 Patent right actively abandoned

Granted publication date: 20181012

Effective date of abandoning: 20240802