CN207924330U - 阵列基板及其应用的显示面板 - Google Patents

Abstract

本申请一种阵列基板及其应用的显示面板。所述阵列基板包括：基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述主动开关分别电性耦接所述多条信号线，所述多条信号线的多个输入接口配置于所述布线区；驱动模块，配置于所述布线区，所述驱动模块包括多个输出接口；多个连接线路，设置于所述多个输入接口与所述多个输出接口之间，使所述多个输入接口分别与所述多个输出接口电性耦接；其中，所述多个连接线路中至少一条线路为跨线配置，所述多个输入接口与所述多个输出接口的线路配置顺序为相异。

Description

阵列基板及其应用的显示面板

技术领域

本申请涉及一种布线技术领域，特别涉及一种阵列基板及其应用的显示面板。

背景技术

TFT-LCD(主动开关-液晶显示器)面板正常显示时，需要栅级驱动线路(GateDriver)、源极驱动线路(Source Driver)，结合基板上纵横交错的栅极线(Gate line)、数据线(Data line)以控制各个像素，实现图像的显示。

显示器驱动方式包括：系统主板将颜色(例如：R/G/B)压缩信号、控制信号及电源传输至控制板。信号经过控制板上的时序控制器(Timing Controller，TCON)处理后，传输至印刷电路板的源极电路及栅极电路，通过基板上的栅极线、数据线、电源等线路，将必要性的数据与电源传输于显示区，从而使得显示器获得呈现画面需求的电源、信号。

然而，显示面板上所使用的集成电路(IC)，控制芯片(Chip)…等传输信号的重要组件，一般不是显示器厂商一体制作。因此，设计人员需要取得芯片/集成电路的信号输出的时序及真值表等相关信息，内部韧体读写方式，才能通过特定软件调整芯片/集成电路的信号输出模式，元件调节后也需要测试以确保功能是正确，如此会造成显示面板线路于设计时间的延长，也相对提高了设计成本。

实用新型内容

为了解决上述技术问题，本申请的目的在于，提供一种阵列基板及其应用的显示面板，通过跨线设计，调整显示区线路的信号接收时序。

本申请的目的及解决其技术问题是采用以下技术方案来实现的。依据本申请提出的一种阵列基板，所述阵列基板包括：基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述多个主动开关分别电性耦接所述多条信号线，所述多条信号线的多个输入接口配置于所述布线区；驱动模块，配置于所述布线区，所述驱动模块包括多个输出接口，；多个连接线路，设置于所述多个输入接口与所述多个输出接口之间，使所述多个输入接口分别与所述多个输出接口电性耦接；其中，所述多个连接线路中至少一条线路为跨线配置，所述多个输入接口与所述多个输出接口的线路配置顺序为相异。

本申请解决其技术问题还可采用以下技术措施进一步实现。

在本申请的一实施例中，所述多个输入接口与所述多个输出接口的线路配置顺序为相异。

在本申请的一实施例中，所述多个连接线路包括多线路组合，所述多线路组合中的至少一条线路为跨线配置。

在本申请的一实施例中，所述多线路组合包括二线路组合、三线路组合与四线路组合中至少其一者。

在本申请的一实施例中，所述驱动模块将控制信号通过所述多个输出接口以第一顺序输出，所述多个输入接口的所述控制信号接收顺序是以第二顺序输入，其中，所述多个连接线路自所述多个输出接口以所述第一顺序取得所述控制信号，以所述第二顺序输出所述控制信号至所述多个输入接口。

在本申请的一实施例中，所述驱动模块包括覆晶薄膜，压覆在所述基板的边缘，所述覆晶薄膜包括所述多个输出接口。

在本申请的一实施例中，所述覆晶薄膜为栅极覆晶薄膜与源极覆晶薄膜中至少其一者。

在本申请的一实施例中，所述多个连接线路配置于所述布线区的扇出区。

本申请的次一目的为一种阵列基板，其包括：基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述多个主动开关分别电性耦接所述多条信号，所述多条信号线的多个输入接口配置于所述布线区，所述多个输入接口包括第一输入接口与第二输入接口；驱动模块，包括第一输出接口与第二输出接口；二线路组合，设置于所述驱动模块与基板之间，所述二线路组合包括第一线路与第二线路，所述第一线路连接于第一输出接口与第二输入接口之间，所述第二线路连接于第二输出接口与第一输入接口之间，所述第二线路是为折线、直线、曲线或斜线方式配置，所述第一线路是以跨线方式配置。

本申请的又一目的为一种显示面板，其包括相对设置的阵列基板与对向基板；其中，所述阵列基板包括：基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述多个主动开关分别电性耦接所述多条信号线，所述多条信号线的多个输入接口配置于所述布线区；驱动模块，配置于所述布线区，所述驱动模块包括多个输出接口；多个连接线路，设置于所述多个输入接口与所述多个输出接口之间，使所述多个输入接口分别与所述多个输出接口电性耦接；其中，所述多个连接线路中至少一条线路为跨线配置，所述多个输入接口与所述多个输出接口的线路配置顺序为相异。

本申请可以不大幅改变现有生产流程的前提，较能维持原制程需求和产品成本，通过布线设计即能改变显示区的控制信号接收时序，无需更动驱动模块(如驱动IC，驱动控制电路)的控制信号输出时序，较能降低驱动模块的调节成本。

附图说明

图1a为范例性的显示装置的架构示意图。

图1b为范例性的像素单元配置示意图。

图1c为范例性的显示装置的扇出区的布线示意图。

图2a为显示依据本申请的方法，一实施例的阵列基板的布线示意图。

图2b为显示依据本申请的方法，一实施例的阵列基板的布线示意图。

图2c为显示依据本申请的方法，一实施例的阵列基板的布线示意图。

图3为显示依据本申请的方法，一实施例的阵列基板的布线示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。

附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。

在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度，亦夸大电路的配置范围。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度，亦夸大电路的配置范围。将理解的是，当例如层、膜、区域、电路或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。

另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

为更进一步阐述本申请为达成预定发明创造目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本申请提出的一种阵列基板及其应用的显示面板，其具体实施方式、结构、特征及其功效，详细说明如后。

图1a为范例性的显示装置的架构示意图。请参照图1a，一种液晶显示器，包括：控制板100，所述控制板100包括时序控制器(Timing Controller，TCON)101；印刷电路板103，与所述控制板之间通过柔性扁平电缆(Flexible Flat Cable，FFC)102相连接；源极覆晶薄膜104和栅极覆晶薄膜105，分别与显示区106内的源极线104a及栅极线105a连接。

在一些实施例中，显示装置的驱动方式包括：系统主板提供颜色(例如：R/G/B)压缩信号、控制信号及电源传输至控制板100。控制板100上的时序控制器101处理此等信号后，连同被驱动电路处理的电源，通过如柔性扁平电缆(Flexible Flat Cable，FFC)102，一并传输至印刷电路板103的源极电路及栅极电路，通过源极覆晶薄膜104和栅极覆晶薄膜105 将必要性的数据与电源传输于显示区106，从而使得显示器获得呈现画面需求的电源、信号。

图1b为范例性的像素单元配置示意图。请配合图1a以利于了解。栅极驱动单元105是逐行提供扫描信号给栅极线105a，每一扫描周期提供扫描信号给一行栅极线105a。显示面板的源极线104a会被逐行打开，源极驱动单元104通过源极线104a提供数据至像素单元P。

图1c为范例性的显示装置的扇出区的布线示意图，请配合图1a及图1b以利于了解。如1c所绘示，覆晶薄膜上配置有对应的集成电路(IC)，在一些实施例中，集成电路的通道大体上是依据其顺序而分别与显示区106的导电线路相连接。依据集成电路的不同，所连接的导电线路亦不相同。如栅极集成电路即连接扫描线(栅极线)，如源极集成电路即连接数据线(源极线)。

如图1c所绘示，以栅极集成电路107为例，所述栅极集成电路107的通道排列顺序为g1至gn，栅极集成电路的信号输出时序也是被调整如同据通道信号输出时序。

然而，此类集成电路(IC)、控制芯片(Chip)等组件，其输出通道及信号输出时序并不见得图1c所示，还需要设计人员先行调适。然此等组件不见得是由显示器厂商自行设计与制作。所以，设计人员需要取得集成电路的信号输出的时序及真值表等相关信息，内部韧体读写方式，才能通过特定软件调整芯片/集成电路的信号输出模式，元件调节后也需要测试以确保功能是正确，相当的劳力费时。

图2a为显示依据本申请的方法，一实施例的阵列基板的布线示意图。现有的显示面板组件配置请配合图1a至图1c以利于理解。请参照图2a，在本申请一实施例中，所述一种阵列基板，包括：基板200，包括显示区106及其外围的布线区108，多个主动开关T、多个像素单元P和多条信号线210配置于所述显示区106，所述多个像素单元P分别耦接于所述多个主动开关T，所述多个主动开关T分别电性耦接所述多条信号线210，所述多条信号线210的多个输入接口211配置于所述布线区108；驱动模块220，配置于所述布线区 108，所述驱动模块220包括多个输出接口222；多个连接线路230，设置于所述多个输入接口211与所述多个输出接口222之间，使所述多个输入接口211分别与所述多个输出接口 222电性耦接；其中，所述多个连接线路230中至少一条线路为跨线配置，所述多个输出接口222与所述多个输入接口211的线路配置顺序为相异。

在一些实施例中，所述多个连接线路包括多线路组合，所述多线路组合中的至少一条线路为跨线配置。

在一些实施例中，所述驱动模块210将控制信号通过所述多个输出接口222以第一顺序输出，所述多个输入接口211的所述控制信号接收顺序是以第二顺序输入，其中，所述多个连接线路230自所述多个输出接口222以所述第一顺序取得所述控制信号，以所述第二顺序输出所述控制信号至所述多个输入接口211。

如图2a所绘示，在一些实施例中，所述多线路组合包括二线路组合232。所述二线路组合包括第一线路232a与第二线路232b。所述第二线路232b是以折线方式配置，所述第一线路232a是以跨线方式配置。所述第一线路连接于输出接口g1与输入接口G2之间，所述第二线路连接于输出接口g2与输入接口G1之间。假定控制信号的通过所述输出接口的时序为(g1-＞g2)，所述控制信号到达所述输入接口的时序则为(G2-＞G1)。

图2b为显示依据本申请的方法，一实施例的阵列基板的布线示意图。请参照图2b，在一些实施例中，所述多线路组合包括三线路组合233。所述三线路组合233包括第一线路233a、第二线路233b与第三线路233c。所述第二线路233b及所述第三线路233c是以折线方式配置，第一线路233a是以跨线方式配置。所述第一线路233a连接于输出接口g1 与输入接口G3之间，所述第二线路连接于输出接口g2与输入接口G1之间，所述第三线路连接于输出接口g3与输入接口G2之间。假定控制信号的通过所述输出接口的时序为(g1- ＞g2-＞g3)，所述控制信号到达所述输入接口的时序则为(G3-＞G1-＞G2)。

图2c为显示依据本申请的方法，一实施例的阵列基板的布线示意图。请参照图2c，在一些实施例中，所述多线路组合包括四线路组合。所述四线路组合包括第一线路234a、第二线路234b、第三线路234c与第四线路234d。所述第二线路234b、所述第三线路234c 与所述第四线路234d是以折线方式配置，所述第一线路234a是以跨线方式配置。所述第一线路234a连接于输出接口g1与输入接口G4之间，所述第二线路234b连接于输出接口g2 与输入接口G1之间，所述第三线路234c连接于输出接口g3与输入接口G2之间，所述第四线路234d连接于输出接口g4与输入接口G3之间。假定控制信号的通过所述输出接口的时序为(g1-＞g2-＞g3-＞g4)，所述控制信号到达所述输入接口的时序则为(G4-＞G1-＞G2-＞G3)。

在一些实施例中，除跨线配置外，所述多个连接线路包括折线、直线、曲线、斜线等配置方式，但不以此为限，配置方式视设计人员需求而定。

图3为显示依据本申请的方法，一实施例的阵列基板的布线示意图。请参照图3，在一些实施例中，所述集成电路的所述多个输出接口的排序为(g1-g12)，所述控制信号输出的时序却是(g2-＞g1-＞g3-＞g4-＞g7-＞g8-＞g5-＞g6-＞g12-＞g9-＞g10-＞g11)，此与所述多个输出接口的排序相异。所述多个输入接口接收所述控制信号的时序要求为(G1-＞G12)。因此，可混用多种不同的所述多线路组合以及对接线路于所述多个输出接口及所述多个输入接口之间。其中，所述对接线路可使同顺序的输入接口及输出接口对接。

如图3所绘示，所述多个连接线路包括所述二线路组合232、所述三线路组合233、所述四线路组合234及对接线路231，其中，所述二线路组合232包括第一线路232a与第二线路232b。所述第一线路232a是以折线方式配置，所述第二线路232b是以跨线方式配置。所述第一线路232a连接于输出接口g1与输入接口G2之间，所述第二线路232b连接于输出接口g2与输入接口G1之间。

所述三线路组合233包括第一线路233a、第二线路233b与第三线路233c。所述第一线路233a及所述第二线路233b是以折线方式配置，第三线路233c是以跨线方式配置。所述第一线路233a连接于输出接口g5与输入接口G6之间，所述第二线路233b连接于输出接口g6与输入接口G7之间，所述第三线路233c连接于输出接口g7与输入接口G5之间。

所述四线路234组合包括第一线路234a、第二线路234b、第三线路234c与第四线路234d。所述第一线路234a、所述第二线路234b与所述第三线路234c是以折线方式配置，所述第四线路234d是以跨线方式配置。所述第一线路234a连接于输出接口g9与输入接口G10之间，所述第二线路234b连接于输出接口g10与输入接口G11之间，所述第三线路234c连接于输出接口g11与输入接口G12之间，所述第三线路234d连接于输出接口g12 与输入接口G9之间。

所述对接线路231分别设置于输出接口g3与输入接口G3之间，输出接口g4与输入接口G4之间，输出接口g8与输入接口G8之间。

如此，所述集成电路的所述控制信号输出的时序是(g2-＞g1-＞g3-＞g4-＞g7-＞g5-＞g6- ＞g8-＞g12-＞g9-＞g10-＞g11)，但所述多个输入接口接收所述控制信号的时序却可符合(G1-＞G12) 的要求。

在一些实施例中，所述驱动模块220包括覆晶薄膜，压覆在所述基板200的边缘，所述覆晶薄膜包括所述多个输出接口221。

在一些实施例中，所述覆晶薄膜为栅极覆晶薄膜105。

在一些实施例中，所述覆晶薄膜为源极覆晶薄膜104。

在一些实施例中，所述多个连接线路230配置于所述布线区108的扇出区。

在本申请一实施例中，本申请的一种阵列基板，其包括：基板200，包括显示区106及其外围的布线区108，多个主动开关T、多个像素单元P和多条信号线210配置于所述显示区106，所述多个像素单元P分别耦接于所述多个主动开关T，所述多个主动开关T分别电性耦接所述多条信号线210，所述多条信号线210的多个输入接口211配置于所述布线区 108，所述多个输入接口106包括第一输入接口g1与第二输入接口g2；驱动模块220，包括第一输出接口G1与第二输出接口G2；二线路组合232，设置于所述驱动模块150与基板 200之间，所述二线路组合232包括第一线路232a与第二线路232b，所述第一线路232a连接于第一输出接口g1与第二输入接口G2之间，所述第二线路232b连接于第二输出接口g2 与第一输入接口G1之间，所述第二线路232b是为折线、直线、曲线或斜线方式配置，所述第一线路232a是以跨线方式配置。

在本申请一实施例中，本申请的一种显示面板，其包括：相对设置的阵列基板与对向基板；其中，所述阵列基板包括：基板200，包括显示区106及其外围的布线区108，多个主动开关T、多个像素单元P和多条信号线210配置于所述显示区106，所述多个像素单元P分别耦接于所述多个主动开关T，所述多个主动开关T分别电性耦接所述多条信号线 210，所述多条信号线210的多个输入接口211配置于所述布线区108；驱动模块220，配置于所述布线区108，所述驱动模块220包括多个输出接口222；多个连接线路230，设置于所述多个输入接口211与所述多个输出接口222之间，使所述多个输入接口211分别与所述多个输出接口222电性耦接；其中，所述多个连接线路230中至少一条线路为跨线配置，所述多个输出接口222与所述多个输入接口211的线路配置顺序为相异。

在一些实施例中，所述阵列基板更包括先前所述任一种实施方式。

在某些实施例中，本申请所述显示面板可例如为液晶显示面板，然不限于此，其亦可为OLED显示面板，W-OLED显示面板，QLED显示面板，等离子体显示面板，曲面型显示面板或其他类型显示面板。

本申请可以不大幅改变现有生产流程的前提，较能维持原制程需求和产品成本，通过布线设计即能改变显示区的控制信号接收时序，无需更动驱动模块(如驱动IC，驱动控制电路)的控制信号输出时序，较能降低驱动模块的调节成本。

“在一些实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。

以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括：

基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述多个主动开关分别电性耦接所述多条信号线，所述多条信号线的多个输入接口配置于所述布线区；

驱动模块，配置于所述布线区，所述驱动模块包括多个输出接口；

多个连接线路，设置于所述多个输入接口与所述多个输出接口之间，使所述多个输入接口分别与所述多个输出接口电性耦接；

其中，所述多个连接线路中至少一条线路为跨线配置，所述多个输入接口与所述多个输出接口的线路配置顺序为相异。

2.如权利要求1所述的阵列基板，其特征在于，所述多个连接线路包括多线路组合，所述多线路组合中的至少一条线路为跨线配置。

3.如权利要求2所述的阵列基板，其特征在于，所述多线路组合包括二线路组合、三线路组合与四线路组合中至少其一者。

4.如权利要求2所述的阵列基板，其特征在于，所述驱动模块将控制信号通过所述多个输出接口以第一顺序输出，所述多个输入接口的所述控制信号接收顺序是以第二顺序输入，其中，所述多个连接线路自所述多个输出接口以所述第一顺序取得所述控制信号，

以所述第二顺序输出所述控制信号至所述多个输入接口。

5.如权利要求1所述的阵列基板，其特征在于，所述驱动模块包括覆晶薄膜，压覆在所述基板的边缘，所述覆晶薄膜包括所述多个输出接口。

6.如权利要求5所述的阵列基板，其特征在于，所述覆晶薄膜为栅极覆晶薄膜。

7.如权利要求5所述的阵列基板，其特征在于，所述覆晶薄膜为源极覆晶薄膜。

8.如权利要求1所述的阵列基板，其特征在于，所述多个连接线路配置于所述布线区的扇出区。

9.一种阵列基板，其特征在于，包括：

基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述多个主动开关分别电性耦接所述多条信号线，所述多条信号线的多个输入接口配置于所述布线区，所述多个输入接口包括第一输入接口与第二输入接口；

驱动模块，包括第一输出接口与第二输出接口；

二线路组合，设置于所述驱动模块与基板之间，所述二线路组合包括第一线路与第二线路，所述第一线路连接于第一输出接口与第二输入接口之间，所述第二线路连接于第二输出接口与第一输入接口之间，所述第二线路是为折线、直线、曲线或斜线方式配置，所述第一线路是以跨线方式配置。

10.一种显示面板，其特征在于，包括：

阵列基板；

对向基板，与所述阵列基板相对设置；

其中，所述阵列基板包括：

基板，包括显示区及其外围的布线区，多个主动开关、多个像素单元和多条信号线配置于所述显示区，所述多个像素单元分别耦接于所述多个主动开关，所述多个主动开关分别电性耦接所述多条信号线，所述多条信号线的多个输入接口配置于所述布线区；

驱动模块，配置于所述布线区，所述驱动模块包括多个输出接口；

多个连接线路，设置于所述多个输入接口与所述多个输出接口之间，使所述多个输入接口分别与所述多个输出接口电性耦接；

其中，所述多个连接线路中至少一条线路为跨线配置，所述多个输入接口与所述多个输出接口的线路配置顺序为相异。