CN207916873U - 一种计轴电子接口装置 - Google Patents

Abstract

本实用新型提供了一种计轴电子接口装置，该装置包括至少一个接口单元，所述接口单元包括网关、第一芯片、第一选通控制电路、多个第一现场可编程门阵列FPGA、多个第一采集电路和多个第一驱动电路。该装置可分别与多个计轴主机和联锁系统连接，将采集计轴主机的占用检查结果上传联锁系统，并将联锁系统反馈的复位指令下发至计轴主机。基于此，可以消除大量分散布置的重力型继电器，达到节约空间并且便于施工的目的。

Description

一种计轴电子接口装置

技术领域

本实用新型涉及列车控制技术领域，更具体地说，涉及一种计轴电子接口装置。

背景技术

计轴系统和联锁系统均是铁路信号控制领域的基础设备。计轴系统中的计轴主机负责检查相应闭塞区间的占用情况，并将占用检查结果上传至联锁系统；联锁系统则需要根据计轴主机上传的占用检查结果完成进路锁闭和解锁控制，并下达针对闭塞区间的复位指令。

传统计轴系统与联锁系统以重力型继电器作为接口。计轴主机将占用检查结果通过输出直流电压的方式控制重力型继电器吸起或落下，同样，联锁系统按照复位指令复位重力型继电器。

但是，这种连接方式会需要大量的重力型继电器，并且分布复杂，给安装和维护带来极大困难。

实用新型内容

有鉴于此，本实用新型提供一种计轴电子接口装置，以解决现有连接方式需要大量的重力型继电器的问题。技术方案如下：

一种计轴电子接口装置，包括：至少一个接口单元，所述接口单元包括网关、第一芯片、第一选通控制电路、多个第一现场可编程门阵列FPGA、多个第一采集电路和多个第一驱动电路；

所述网关的一端与联锁系统相连，所述网关的另一端与所述第一芯片的一端相连，所述第一芯片的另一端与所述第一选通控制电路的一端相连，所述第一选通控制电路的另一端与所述多个第一FPGA的一端相连，所述第一 FPGA的另一端与计轴主机相连；其中，

所述第一FPGA通过所述第一采集电路与所述计轴主机的输出端口相连，通过所述第一驱动电路与所述计轴主机的采集端口相连；

所述第一芯片通过所述第一选通控制电路控制目标第一FPGA导通；

所述目标第一FPGA通过所述第一采集电路从所述计轴主机的输出端口处获取第一路占用检查结果，并通过所述第一选通控制电路将所述第一路占用检查结果发送至所述第一芯片，以使所述第一芯片向所述网关发送所述第一路占用检查结果；

所述网关在接收到所述第一路占用检查结果时，将所述第一路占用检查结果发送至所述联锁系统；在接收到所述联锁系统下发的复位指令时，将第一路复位指令并发送至所述第一芯片，所述第一路复位指令与所述复位指令相同；

所述第一芯片将接收到的所述第一路复位指令通过所述第一选通电路发送至所述目标第一FPGA，以使所述目标第一FPGA将所述第一路复位指令通过所述第一驱动电路向所述计轴主机的采集端口发送。

优选的，所述接口单元，还包括：第二芯片、第二选通控制电路、多个第二FPGA、多个第二采集电路和多个第二驱动电路；

所述网关的另一端还与所述第二芯片的一端相连，所述第二芯片的另一端分别与所述第二选通控制电路的一端以及所述第一芯片的一端相连，所述第二选通控制电路的另一端与所述多个第二FPGA的一端相连，所述第二 FPGA的另一端与所述计轴主机相连；其中，

所述第二FPGA通过所述第二采集电路与所述计轴主机的输出端口相连，通过所述第二驱动电路与所述计轴主机的采集端口相连；

所述目标第二FPGA通过所述第二采集电路从所述计轴主机的输出端口处获取第二路占用检查结果，并通过所述第二选通控制电路将所述第二路占用检查结果发送至所述第二芯片；

所述第二芯片将所述第二路占用检查结果发送至所述第一芯片，以使所述第一芯片基于所述第二路占用检查结果对所述第一路占用检查结果进行校验，并在校验通过后，向所述网关发送所述第一路占用检查结果；

所述第二芯片在接收到所述第一芯片反馈的所述第一路占用检查结果时，基于所述第一路占检查结果对所述第二路占用检查结果进行校验，并在校验通过后，向所述网关发送所述第二路占用检查结果；

所述网关在接收到所述第二路占用检查结果时，将所述第二路占用检查结果发送至所述联锁系统；在接收到所述复位指令时，将第二路复位指令并发送至所述第一芯片，所述第二路复位指令与所述复位指令相同；

所述第二芯片将接收到的所述第二路复位指令通过所述第二选通控制电路发送至所述目标第二FPGA，以使所述目标第二FPGA将所述第二路复位指令通过所述第二驱动电路向所述计轴主机的采集端口发送。

优选的，还包括：第三芯片；

所述网关的另一端与所述第三芯片的一端相连，所述第三芯片的另一端分别与所述第一芯片的一端以及所述第二芯片的一端相连；

所述第三芯片在接收到所述第一芯片发送的所述第一路占用检查结果以及所述第二芯片发送的所述第二路占用检查结果时，基于所述第一路占用检查结果和所述第二路占用检查结果生成占用检查结果，并将所述占用检查结果发送至所述网关；

所述网关在接收到所述占用检查结果时，将所述占用检查结果发送至所述联锁系统；在接收到所述复位指令时，将所述复位指令发送至所述第三芯片，以使所述第三芯片将所述第一路复位指令发送至所述第一芯片，将所述第二路复位指令发送至所述第二芯片。

优选的，还包括：继电器组合电路；

所述继电器组合电路的输入端分别与所述第一驱动电路和所述第二驱动电路相连，输出端与所述计轴主机的采集端口相连；

所述继电器组合电路接收所述第一驱动电路基于所述第一路复位指令生成的第一驱动信号以及所述第二驱动电路基于所述第二路复位指令生成的第二驱动信号，并在所述第一驱动信号和所述第二驱动信号相同的情况下，将所述复位指令通发送至所述计轴主机的采集端口。

优选的，所述第一芯片，还用于：

检测所在的所述接口单元中预设元器件的失效状态，所述预设元器件包括所述网关、所述第一芯片、所述第一选通控制电路、多个所述FPGA、所述多个第一采集电路和所述多个第一驱动电路中的一个或多个。

优选的，还包括：故障报警电路；

所述故障报警电路的输入端与所述第一芯片的一端相连；

所述第一芯片在检测到所述接口单元中预设元器件处于失效状态时，向所述故障报警电路发送用于表征触发报警的控制信号；

所述故障报警电路在接收到所述控制信号时，进行报警。

优选的，所述故障报警电路，还用于：

在接收到所述控制信号时，切断所述第一驱动电路的电源。

优选的，所述至少一个接口单元，包括：第一接口单元和第二接口单元。

优选的，还包括：切换控制电路；

所述切换控制电路分别与所述第一接口单元中所述第一芯片的一端、第二输入端与所述第一接口单元中所述故障报警电路的输出端、所述第二接口单元中所述第一芯片的一端以及所述第二接口单元中所述故障报警电路的输出端相连；

所述切换控制电路接收所述第一接口单元中所述第一芯片所发送的第一请求信号、所述第一接口单元中所述故障报警电路所发送的第三驱动信号、所述第二接口单元中所述第一芯片所发送的第二请求信号以及所述第二接口单元中所述故障报警电路所发送的第四驱动信号，并基于预设模式判定规则分别判定所述第一接口单元和所述第二接口单元的工作模式，并将判定结果分别发送至所述第一接口单元中所述第一芯片和所述第二接口单元中所述第一芯片。

优选的，所述工作模式，包括：主系工作模式或者备系工作模式或者离线工作模式或者故障工作模式。

相较于现有技术，本实用新型实现的有益效果为：

以上本实用新型提供的一种计轴电子接口装置，可分别与多个计轴主机和联锁系统连接，将采集计轴主机的占用检查结果上传联锁系统，并将联锁系统反馈的复位指令下发至计轴主机。基于此，可以消除大量分散布置的重力型继电器，达到节约空间并且便于施工的目的。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例提供的一种计轴电子接口装置的结构示意图；

图2为本实用新型实施例提供的另一计轴电子接口装置的结构示意图；

图3为本实用新型实施例提供的再一计轴电子接口装置的结构示意图；

图4为本实用新型实施例提供的又一计轴电子接口装置的结构示意图；

图5为本实用新型实施例提供的又一计轴电子接口装置的结构示意图；

图6为本实用新型实施例提供的又一计轴电子接口装置的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种计轴电子装置，其结构示意图如图1所示，包括：至少一个接口单元，所述接口单元包括网关101、第一芯片102、第一选通控制电路103、多个第一现场可编程门阵列FPGA104、多个第一采集电路105 和多个第一驱动电路106；

网关101的一端与联锁系统(图1中未示出)相连，网关101的另一端与第一芯片102的一端相连，第一芯片102的另一端与第一选通控制电路103 的一端相连，第一选通控制电路103的另一端与多个第一FPGA104(图1中仅示出一个)的一端相连，第一FPGA104的另一端与计轴主机(图1中未示出)相连；其中，

第一FPGA104通过第一采集电路105与计轴主机的输出端口(图1中未示出)相连，通过第一驱动电路106与计轴主机的采集端口(图1中未示出) 相连。

本实施例中，为保证数据传输的安全性，数据传输可采用UDP协议。

UDP是User Datagram Protocol的简称，中文名是用户数据报协议，是 OSI(OpenSystem Interconnection，开放式系统互联)参考模型中一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务，IETF RFC 768是UDP 的正式规范。

第一芯片通过第一选通控制电路控制目标第一FPGA导通；

本实施例中，第一选通控制电路可连接多个第一FPGA，并且受第一芯片的控制导通目标第一FPGA；

目标第一FPGA通过第一采集电路从计轴主机的输出端口处获取第一路占用检查结果，并通过第一选通控制电路将所述第一路占用检查结果发送至所述第一芯片，以使所述第一芯片向所述网关发送所述第一路占用检查结果；

网关在接收到第一路占用检查结果时，将第一路占用检查结果发送至联锁系统；在接收到联锁系统下发的复位指令时，将第一路复位指令并发送至所述第一芯片，所述第一路复位指令与所述复位指令相同；

第一芯片将接收到的第一路复位指令通过第一选通控制电路发送至目标第一FPGA，以使目标第一FPGA将第一路复位指令通过第一驱动电路向计轴主机的采集端口发送。

本实施例中，占用检查结果包括占用状态和空闲状态；其中，

占用状态是指计轴轨道区段在计入轴数和计出轴数不相等的状态；空闲状态是指计轴轨道区段在计入轴数和计出轴数相等的状态。

复位指令包括直接复位指令和预复位指令；其中，

直接复位指令是指将闭塞区间恢复为空闲状态的指令；预复位指令是指控制闭塞区间保持占用状态，并在计轴主机确认计入和计出轴数相等之后才恢复为空闲状态的指令。

此外，该计轴电子接口装置与联锁系统可采用冗余的以太网连接，安全通信防护采用RSSP-I安全通信协议；其中，

RSSP-I安全通信协议，是由原铁道部运输印发的铁路信号安全通信协议，规范了信号安全设备之间通过封闭式传输系统进行安全相关信息交互的功能结构和协议，能够降低数据帧重复、丢失、插入、次序混乱、错误和超时风险，从接收端角度设计的保护算法，要求接收端必须对接收到的信息做真实性、完整性、实时性、有序性检查。

为实现电子接口装置自检，在其他一些实施例中，第一芯片还用于检测所在的接口单元中预设元器件的失效状态，所述预设元器件包括网关、第一芯片、第一选通控制电路、多个FPGA、多个第一采集电路和多个第一驱动电路中的一个或多个。

具体的，对于第一芯片、第一选通控制电路和FPGA这几个元器件，可通过检测元器件基于测试指令反馈的响应数据来确定是否失效；而对于网关、采集电路和驱动电路这几个元器件，则可直接检测元器件在预制状态下输出端口的电平来确定是否失效。具体测试指令和预制状态可针对不同元器件设置，本实施例不做具体限定。

为及时告知用户存在故障，其他一些实施例中，在图1示出的电子接口装置的基础上，还包括故障报警电路107，结构示意图如图2所示；

故障报警电路107的输入端与第一芯片102的一端相连；

第一芯片在检测到接口单元中预设元器件处于失效状态时，向故障报警电路发送用于表征触发报警的控制信号；

故障报警电路在接收到控制信号时，进行报警。

本实施例中，故障报警电路可具体为彩灯电路或者蜂鸣电路等，彩灯点亮、闪烁或者蜂鸣器嗡鸣都可以实现报警。

此外，以避免计轴主机接收到错误的指令而造成失控，故障报警电路在接收到控制信号时，还可切断第一驱动电路的电源。

需要说明的是，为保证数据传输的可靠性，本实施例中接口单元可设置多个，为降低故障几率，优选的，为设置为两个。

设置两个接口单元(其中，第一接口单元为100，第二接口单元为200) 时，在图2示出的电子接口装置的基础上，还包括切换控制电路108，结构示意图如图3所示；

切换控制电路108分别与第一接口单元100中第一芯片102的一端、第二输入端与第一接口单元100中故障报警电路107的输出端、第二接口单元 200中第一芯片102的一端以及第二接口单元200中故障报警电路107的输出端相连；

切换控制电路接收第一接口单元中第一芯片所发送的第一请求信号、第一接口单元中故障报警电路所发送的第三驱动信号、第二接口单元中第一芯片所发送的第二请求信号以及第二接口单元中故障报警电路所发送的第四驱动信号，并基于预设模式判定规则分别判定第一接口单元和第二接口单元的工作模式，并将判定结果分别发送至第一接口单元中第一芯片和第二接口单元中第一芯片。

本实施例中，预设模式判定规则中包含有预先设置的模式切换规则，比如，强制主系规则或者主备切换规则。

模式切换规则为强制主系规则时，以下针对第一接口单元进行举例(第二接口单元同理)：

在第一接口单元为强制主系时，切换控制电路可基于第三驱动信号来确定第一接口单元是否存在故障；若第三驱动信号为低电平信号，则确定第一接口单元存在故障，进一步判定第一接口单元的工作模式为故障工作模式，反之，判定第一接口单元的工作模式为主系工作模式；对于第二接口单元，则直接判定其工作模式为离线工作模式。

另外，模式切换规则为主备切换规则时，可按照可根据接口单元发送请求信号的顺序初步确定主备，比如，切换控制电路首先接收到第一接口单元发送的第一请求信号，则切换控制电路初步判定第一接口单元的工作模式为主系工作模式、第二接口单元为备系工作模式；进一步，切换控制电路需要基于第三驱动信号判断第一接口单元是否存在故障，若第三驱动信号为高电平信号，则确定第一接口单元不存在故障，进一步判定第一接口单元的工作模式为主系工作模式，反之，判定第一接口单元的工作模式为故障工作模式。

在第一接口单元的工作模式为主系工作模式的情况下，基于第四驱动信号来确定第二接口单元是否存在故障，若第四驱动信号为高电平信号，则确定第二接口单元不存在故障，进一步判定第二接口单元的工作模式为备系工作模式，反之，则判定第二接口单元的工作模式为故障工作模式。

在第一接口单元的工作模式为故障工作模式的情况下，基于第四驱动信号来确定第二接口单元是否存在故障，若第四驱动信号为高电平信号，则确定第二接口单元不存在故障，进一步判定第二接口单元的工作模式为主系工作模式，反之，则判定第二接口单元的工作模式为故障工作模式。

为保证传输数据的可靠性，其他一些实施例中，在图1示出的计轴电子接口装置的基础上，接口单元还包括：第二芯片109、第二选通控制电路110、多个第二FPGA111、多个第二采集电路112和多个第二驱动电路113，结构示意图如图4所示；

网关101的另一端还与第二芯片109的一端相连，第二芯片109的另一端分别与第二选通控制电路110的一端以及第一芯片102的一端相连，第二选通控制电路110的另一端与多个第二FPGA111(图4中仅示出一个)的一端相连，第二FPGA111的另一端与计轴主机相连；其中，

第二FPGA111通过第二采集电路112与计轴主机的输出端口相连，通过第二驱动电路113与计轴主机的采集端口相连；

第二芯片通过第二选通控制电路控制目标第二FPGA导通；

目标第二FPGA通过第二采集电路和从计轴主机的输出端口处获取第二路占用检查结果，并通过第二选通控制电路将第二路占用检查结果发送至第二芯片；

第二芯片将第二路占用检查结果发送至第一芯片，以使第一芯片基于第二路占用检查结果对第一路占用检查结果进行校验，并在校验通过后，向网关发送所述第一路占用检查结果；

第二芯片在接收到第一芯片反馈的第一路占用检查结果时，基于第一路占检查结果对第二路占用检查结果进行校验，并在校验通过后，向网关发送第二路占用检查结果；

网关在接收到第二路占用检查结果时，将第二路占用检查结果发送至联锁系统；在接收到复位指令时，将第二路复位指令并发送至第一芯片，所述第二路复位指令与所述复位指令相同；

第二芯片将接收到的第二路复位指令通过第二选通控制电路发送至目标第二FPGA，以使目标第二FPGA将第二路复位指令通过第二驱动电路和采集端口向所述计轴主机的采集端口发送。

进一步，为保证上换数据的有效性，其他一些实施例，在图4示出的计轴电子接口装置的基础上，接口单元还包括：第三芯片114，结构示意图如图5所示；

网关101的另一端与第三芯片114的一端相连，第三芯片114的另一端分别与第一芯片102的一端以及所述第二芯片109的一端相连；

第三芯片在接收到第一芯片发送的第一路占用检查结果以及第二芯片发送的第二路占用检查结果时，基于第一路占用检查结果和第二路占用检查结果生成占用检查结果，并将占用检查结果发送至网关；

网关在接收到占用检查结果时，将占用检查结果发送至联锁系统；在接收到复位指令时，将复位指令发送至第三芯片，以使第三芯片将第一路复位指令发送至第一芯片，将第二路复位指令发送至第二芯片。

进一步，为保证下发指令的有效性，其他一些实施例中，在图4示出的计轴电子接口装置的基础上，接口单元还包括：继电器组合电路115，结构示意图如图6所示；

继电器组合电路115的输入端分别与第一驱动电路106和第二驱动电路 113相连，输出端与计轴主机的采集端口相连；

继电器组合电路接收第一驱动电路基于第一路复位指令生成的第一驱动信号以及第二驱动电路基于第二路复位指令生成的第二驱动信号，并在第一驱动信号和第二驱动信号相同的情况下，将复位指令发送至计轴主机的采集端口。

本实用新型实施例提供的计轴电子接口装置，可分别与多个计轴主机和联锁系统连接，将采集计轴主机的占用检查结果上传联锁系统，并将联锁系统反馈的复位指令下发至计轴主机。基于此，可以消除大量分散布置的重力型继电器，达到节约空间并且便于施工的目的。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种计轴电子接口装置，其特征在于，包括：至少一个接口单元，所述接口单元包括网关、第一芯片、第一选通控制电路、多个第一现场可编程门阵列FPGA、多个第一采集电路和多个第一驱动电路；

所述网关的一端与联锁系统相连，所述网关的另一端与所述第一芯片的一端相连，所述第一芯片的另一端与所述第一选通控制电路的一端相连，所述第一选通控制电路的另一端与所述多个第一FPGA的一端相连，所述第一FPGA的另一端与计轴主机相连；其中，

所述第一FPGA通过所述第一采集电路与所述计轴主机的输出端口相连，通过所述第一驱动电路与所述计轴主机的采集端口相连；

所述第一芯片通过所述第一选通控制电路控制目标第一FPGA导通；

所述目标第一FPGA通过所述第一采集电路从所述计轴主机的输出端口处获取第一路占用检查结果，并通过所述第一选通控制电路将所述第一路占用检查结果发送至所述第一芯片，以使所述第一芯片向所述网关发送所述第一路占用检查结果；

所述网关在接收到所述第一路占用检查结果时，将所述第一路占用检查结果发送至所述联锁系统；在接收到所述联锁系统下发的复位指令时，将第一路复位指令并发送至所述第一芯片，所述第一路复位指令与所述复位指令相同；

所述第一芯片将接收到的所述第一路复位指令通过所述第一选通控制电路发送至所述目标第一FPGA，以使所述目标第一FPGA将所述第一路复位指令通过所述第一驱动电路向所述计轴主机的采集端口发送。

2.根据权利要求1所述的电子接口装置，其特征在于，所述接口单元，还包括：第二芯片、第二选通控制电路、多个第二FPGA、多个第二采集电路和多个第二驱动电路；

所述网关的另一端还与所述第二芯片的一端相连，所述第二芯片的另一端分别与所述第二选通控制电路的一端以及所述第一芯片的一端相连，所述第二选通控制电路的另一端与所述多个第二FPGA的一端相连，所述第二FPGA的另一端与所述计轴主机相连；其中，

所述第二FPGA通过所述第二采集电路与所述计轴主机的输出端口相连，通过所述第二驱动电路与所述计轴主机的采集端口相连；

所述第二芯片通过所述第二选通控制电路控制目标第二FPGA导通；

所述目标第二FPGA通过所述第二采集电路从所述计轴主机的输出端口处获取第二路占用检查结果，并通过所述第二选通控制电路将所述第二路占用检查结果发送至所述第二芯片；

所述第二芯片将所述第二路占用检查结果发送至所述第一芯片，以使所述第一芯片基于所述第二路占用检查结果对所述第一路占用检查结果进行校验，并在校验通过后，向所述网关发送所述第一路占用检查结果；

所述第二芯片在接收到所述第一芯片反馈的所述第一路占用检查结果时，基于所述第一路占检查结果对所述第二路占用检查结果进行校验，并在校验通过后，向所述网关发送所述第二路占用检查结果；

所述网关在接收到所述第二路占用检查结果时，将所述第二路占用检查结果发送至所述联锁系统；在接收到所述复位指令时，将第二路复位指令并发送至所述第一芯片，所述第二路复位指令与所述复位指令相同；

所述第二芯片将接收到的所述第二路复位指令通过所述第二选通控制电路发送至所述目标第二FPGA，以使所述目标第二FPGA将所述第二路复位指令通过所述第二驱动电路向所述计轴主机的采集端口发送。

3.根据权利要求2所述的电子接口装置，其特征在于，还包括：第三芯片；

所述网关的另一端与所述第三芯片的一端相连，所述第三芯片的另一端分别与所述第一芯片的一端以及所述第二芯片的一端相连；

所述第三芯片在接收到所述第一芯片发送的所述第一路占用检查结果以及所述第二芯片发送的所述第二路占用检查结果时，基于所述第一路占用检查结果和所述第二路占用检查结果生成占用检查结果，并将所述占用检查结果发送至所述网关；

所述网关在接收到所述占用检查结果时，将所述占用检查结果发送至所述联锁系统；在接收到所述复位指令时，将所述复位指令发送至所述第三芯片，以使所述第三芯片将所述第一路复位指令发送至所述第一芯片，将所述第二路复位指令发送至所述第二芯片。

4.根据权利要求2所述的电子接口装置，其特征在于，还包括：继电器组合电路；

所述继电器组合电路的输入端分别与所述第一驱动电路和所述第二驱动电路相连，输出端与所述计轴主机的采集端口相连；

所述继电器组合电路接收所述第一驱动电路基于所述第一路复位指令生成的第一驱动信号以及所述第二驱动电路基于所述第二路复位指令生成的第二驱动信号，并在所述第一驱动信号和所述第二驱动信号相同的情况下，将所述复位指令发送至所述计轴主机的采集端口。

5.根据权利要求1所述的电子接口装置，其特征在于，所述第一芯片，还用于：

检测所在的所述接口单元中预设元器件的失效状态，所述预设元器件包括所述网关、所述第一芯片、所述第一选通控制电路、多个所述FPGA、所述多个第一采集电路和所述多个第一驱动电路中的一个或多个。

6.根据权利要求5所述的电子接口装置，其特征在于，还包括：故障报警电路；

所述故障报警电路的输入端与所述第一芯片的一端相连；

所述第一芯片在检测到所述接口单元中预设元器件处于失效状态时，向所述故障报警电路发送用于表征触发报警的控制信号；

所述故障报警电路在接收到所述控制信号时，进行报警。

7.根据权利要求6所述的电子接口装置，其特征在于，所述故障报警电路，还用于：

在接收到所述控制信号时，切断所述第一驱动电路的电源。

8.根据权利要求6所述的电子接口装置，其特征在于，所述至少一个接口单元，包括：第一接口单元和第二接口单元。

9.根据权利要求8所述的电子接口装置，其特征在于，还包括：切换控制电路；

所述切换控制电路分别与所述第一接口单元中所述第一芯片的一端、第二输入端与所述第一接口单元中所述故障报警电路的输出端、所述第二接口单元中所述第一芯片的一端以及所述第二接口单元中所述故障报警电路的输出端相连；

所述切换控制电路接收所述第一接口单元中所述第一芯片所发送的第一请求信号、所述第一接口单元中所述故障报警电路所发送的第三驱动信号、所述第二接口单元中所述第一芯片所发送的第二请求信号以及所述第二接口单元中所述故障报警电路所发送的第四驱动信号，并基于预设模式判定规则分别判定所述第一接口单元和所述第二接口单元的工作模式，并将判定结果分别发送至所述第一接口单元中所述第一芯片和所述第二接口单元中所述第一芯片。

10.根据权利要求9所述的电子接口装置，其特征在于，所述工作模式，包括：主系工作模式或者备系工作模式或者离线工作模式或者故障工作模式。