CN207884937U - 一种升压dc-dc led恒流驱动电路 - Google Patents
一种升压dc-dc led恒流驱动电路 Download PDFInfo
- Publication number
- CN207884937U CN207884937U CN201820085723.XU CN201820085723U CN207884937U CN 207884937 U CN207884937 U CN 207884937U CN 201820085723 U CN201820085723 U CN 201820085723U CN 207884937 U CN207884937 U CN 207884937U
- Authority
- CN
- China
- Prior art keywords
- output end
- boost
- driving circuit
- input terminal
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Dc-Dc Converters (AREA)
- Led Devices (AREA)
Abstract
本实用新型涉及一种升压DC‑DC LED恒流驱动电路，其包括：连接在该驱动电路的输入端与输出端之间的并由第一NMOS管和第一PMOS管构成的同步整流开关、一发光二极管、一误差放大器、一比较器、串联在所述第一PMOS管的漏极与地之间的第一电阻和一参考电流源、连接在所述驱动电路的输出端与发光二极管之间的第二电阻，以及一模式判断模块。本实用新型省去了大尺寸PMOS构成的恒流源，使用第一、第二电阻对驱动电路的输出电流进行控制，同时通过采用模式判断模块实现Boost模式与LDO模式的切换，从而让不同的电路来控制第一PMOS管的开关和导通，由此来决定驱动电路是否输出电流。本实用新型不但电路结构简单，而且十分节省芯片的面积，从而最大限度减少成本。
Description
技术领域
本实用新型涉及一种LED驱动电路，尤其涉及一种升压DC-DC LED恒流驱动电路。
背景技术
升压DC-DC LED恒流驱动IC是一种大量应用在消费类移动电子产品中的常见芯片。因此，节省电路面积，减少成本，同时对应用端用户更加友好，让芯片体积越来越小、尽可能减少PIN脚、从而使用更小的封装形式就成了一个必然选择。
传统的升压DC-DC LED恒流驱动电路可如图1所示，其中，误差放大器EA的正输入端采样LED灯正端电压电压Vled，负输入端采样电阻R1的压降V1，其中：电阻R1的压降V1＝R1*Iref2，电压Vref与电阻R1的压降V1的关系为：Vref＝Vout-V1(Vout为驱动电路的输出电压)；这样是为了控制由大尺寸PMOS构成的恒流源100有足够的压降来保证第二PMOS管PM2的输出电流能力；该由大尺寸PMOS构成的恒流源100是通过电流镜的形式实现的，且流过功率管PM1和功率管PM2的电流的比例关系为1:X；另外，运算放大器OP的作用是为了保证功率管PM1和功率管PM2的漏端电压相等，从而保证电流输出的线性度较好。上述驱动电路的工作原理如下：
当输入电压Vin较低时，电路进入Boost(升压)模式，通过比较器COMP对从误差放大器EA输出的信号VEA和锯齿波信号RAMP进行比较，得到信号PWM，该信号PWM连接由功率管NM1和功率管PM0组成的同步整流开关200，由此通过控制这两个功率管的开关来控制输出电压Vout，从而让大尺寸PMOS构成的恒流源100有足够的压降来输出相应的电流。
当输入电压Vin较高时，电路进入PASS(直通)模式，误差放大器EA输出的信号VEA电压比较低，导致信号VEA和锯齿波信号RAMP没有相交，从而使得信号PWM为低电平，这样一来功率管NM1处于关断状态，功率管PM0导通。同时，由于输入电压Vin较高，因此多余的电压降全部落在由大尺寸PMOS构成的恒流源上，从而造成电路效率较低的问题。
然而，在使用这类传统电路结构时存在以下缺点：
一、大尺寸PMOS构成的恒流源由于要输出较大电流，导致管子尺寸非常大，十分占用芯片面积；
二、由于大尺寸PMOS构成的恒流源的存在，输出稳压电容必须加在输出端Vout，而不能加在LED灯正端Vled，这就导致了芯片必须要专门留出引脚Vout以用于外挂输出稳压电容C1实现稳压，从而增加了芯片的引脚个数，迫使设计者使用更大的封装，对于应用端来说增加了印刷电路板绘制面积。
实用新型内容
为了解决上述现有技术存在的问题，本实用新型旨在提供一种升压DC-DC LED恒流驱动电路，以有效解决传统的升压DC-DC LED恒流驱动电路面积大和芯片引脚多从而导致芯片封装较大的缺点。
本实用新型所述的一种升压DC-DC LED恒流驱动电路，其包括：连接在该驱动电路的输入端与输出端之间的并由第一NMOS管和第一PMOS管构成的同步整流开关、发光二极管、误差放大器和比较器，所述驱动电路还包括：
串联在所述第一PMOS管的漏极与地之间的第一电阻和一参考电流源；
连接在所述驱动电路的输出端与发光二极管之间的第二电阻；
所述误差放大器的正输入端连接至所述第一电阻和参考电流源之间，其负输入端连接至所述第二电阻和发光二极管之间，其输出端依次通过一缓冲器和第一传输门连接至所述第一PMOS管的栅极；
所述比较器的一个输入端与所述误差放大器的输出端连接，其另一个输入端接收一锯齿波信号，其输出端一方面连接至一与门的一个输入端，一方面通过一模式判断模块连接在所述与门的另一个输入端，另一方面通过第二传输门连接至所述第一PMOS管的栅极，其中，所述与门的输出端连接至所述第一NMOS管的栅极，所述模式判断模块的输出端一方面通过第一反相器分别连接至所述第一传输门的控制端和第二传输门的反向控制端，另一方面分别连接至所述第一传输门的反向控制端和第二传输门的控制端；
其中，所述模式判断模块包括：依次串联的第二反相器、一延时单元、第三反相器和第四反相器。
在上述的升压DC-DC LED恒流驱动电路中，所述第一NMOS管的漏极通过一电感连接至所述驱动电路的输入端，其源极接地。
在上述的升压DC-DC LED恒流驱动电路中，所述第一PMOS管的源极与所述第一NMOS管的漏极连接，其漏极连接至所述驱动电路的输出端。
在上述的升压DC-DC LED恒流驱动电路中，所述发光二极管的正极与所述第二电阻连接，其负极接地。
在上述的升压DC-DC LED恒流驱动电路中，还包括并联在所述发光二极管两端的稳压电容。
在上述的升压DC-DC LED恒流驱动电路中，所述第二反相器的输入端与所述比较器的输出端连接，所述第四反相器的输出端作为所述模式判断模块的输出端。
在上述的升压DC-DC LED恒流驱动电路中，所述延时单元包括：第二PMOS管、第二NMOS管、第三电阻和第二电容，其中，所述第二PMOS管的源极接收一内部工作电压，其漏极通过第三电阻连接至所述第二NMOS管的漏极，其栅极与所述第二NMOS管的栅极相连至所述第二反相器的输出端，所述第二NMOS管的源极接地，所述第二电容的一端连接在所述第二PMOS管和第三电阻之间，并连接至所述第三反相器的输入端，其另一端接地。
由于采用了上述的技术解决方案，与传统LED恒流驱动电路采用由大尺寸PMOS构成的恒流源模块控制驱动电路在进入LDO模式下电流的输出与否不同，本实用新型省去了大尺寸PMOS构成的恒流源，使用第一、第二电阻和流过第一电阻的电流对驱动电路的输出电流进行控制，并将第一PMOS管直接连接到驱动电路的输出端并与发光二极管LED相连，同时通过采用模式判断模块控制第一、第二传输门的通断来实现Boost模式与LDO模式的切换，从而让不同的电路来控制第一PMOS管的开关和导通，由此来决定驱动电路是否输出电流。另外，本实用新型中由于LDO模式和Boost模式都使用同一个误差放大器，这样在模式之间的切换时不会造成输出电流有明显跳变。由此可见，本实用新型公开的电路结构不但电路结构简单，而且十分节省芯片的面积，从而最大限度减少成本。
附图说明
图1是传统的升压DC-DC LED恒流驱动电路的结构示意图；
图2是本实用新型一种升压DC-DC LED恒流驱动电路的结构示意图；
图3是本实用新型一种升压DC-DC LED恒流驱动电路中重要节点的电压波形图。
具体实施方式
下面结合附图，给出本实用新型的较佳实施例，并予以详细描述。
如图2所示，本实用新型，即一种升压DC-DC LED恒流驱动电路，包括：
连接在驱动电路的输入端与输出端之间的、由第一NMOS管NM1和第一PMOS管PM1构成的同步整流开关101，其中，第一NMOS管NM1的漏极通过电感L1接收输入电压Vin，其源极接地；第一PMOS管PM1的源极与第一NMOS管NM1的漏极连接，其漏极连接至驱动电路的输出端；
串联在第一PMOS管PM1的漏极与地之间的第一电阻R1和参考电流源Iref；
串联在驱动电路的输出端(驱动电路的输出电压为Vout)与地之间的第二电阻R2和发光二极管LED，其中，发光二极管LED的正极与第二电阻R2连接，其负极接地，且其两端并联有稳压电容C1；
误差放大器EA，其正输入端连接至第一电阻R1和参考电流源Iref之间，以采样第一电阻R1两端的电压Vref，其负输入端连接至第二电阻R2和发光二极管LED之间，以采样第二电阻R2两端的电压V2，其输出端依次通过缓冲器Buffer和第一传输门TG1连接至第一PMOS管PM1的栅极；
比较器COMP，其一个输入端与误差放大器EA的输出端连接，其另一个输入端接收锯齿波信号RAMP，其输出端一方面连接至与门AND的一个输入端，一方面通过模式判断模块102连接在与门AND的另一个输入端，另一方面通过第二传输门TG2连接至第一PMOS管PM1的栅极，其中，与门AND的输出端连接至第一NMOS管NM1的栅极，模式判断模块102的输出端一方面通过第一反相器INV1分别连接至第一传输门TG1的控制端和第二传输门TG2的反向控制端，另一方面分别连接至第一传输门TG1的反向控制端和第二传输门TG2的控制端；
其中，模式判断模块102具体包括：依次串联的第二反相器INV2、延时单元103、第三反相器INV3和第四反相器INV4，其中，第二反相器INV2的输入端与比较器COMP的输出端连接，第四反相器INV4的输出端作为模式判断模块102的输出端，延时单元103包括：第二PMOS管PM2、第二NMOS管NM2、第三电阻R3和第二电容C2，其中，第二PMOS管PM2的源极接收内部工作电压，其漏极通过第三电阻R3连接至第二NMOS管NM2的漏极，其栅极与第二NMOS管NM2的栅极相连至第二反相器INV2的输出端，第二NMOS管NM2的源极接地，第二电容C2的一端连接在第二PMOS管PM2和第三电阻R3之间，并连接至第三反相器INV3的输入端，其另一端接地。
下面结合图2对本实用新型的工作原理进行详细说明。
当输入电压Vin较低时，驱动电路进入Boost模式，此时模式判断模块102的输出信号OUT1为高电平(模式判断模块102的工作原理将在下文中详述)，从而使第一传输门TG1的控制端为低电平，因此第一传输门TG1关断，同时使第二传输门TG2的控制端为高电平，因此，第二传输门TG2导通；在此情况下，驱动电路的恒流源是通过采样第二电阻R2两端的电压来控制第一PMOS管PM1和第一NMOS管NM1的占空比而实现的恒流源，即，第一电阻R1和第二电阻R2替代了传统驱动电路中大尺寸PMOS构成的恒流源模块进行恒流控制(其原理将在下文中详述)；此时，假设第一电阻R1两端的电压为Vref，第二电阻R2两端的电压为V2，电压Vref和电压V2分别接入误差放大器EA的正输入端和负输入端，当输入电压Vin较低时，电压Vref小于电压V2，此时误差放大器EA的输出信号VEA的电压较低；误差放大器EA的输出信号VEA与锯齿波信号RAMP分别为比较器COMP的两个输入信号，比较器COMP输出信号PWM如图3所示，其在输出信号VEA大于锯齿波信号RAMP时为高电平，在输出信号VEA小于锯齿波信号RAMP时为低电平；由于第二传输门TG2导通，因此，通过信号PWM控制由第一NMOS管NM1和第一PMOS管PM1构成的同步整流开关101。
当输入电压Vin较高时，驱动电路进入LDO模式，此时模式判断模块102的输出信号OUT1为低电平，从而使第一传输门TG1的控制端为高电平，因此第一传输门TG1导通，同时使第二传输门TG2的控制端为低电平，因此，第二传输门TG2关断；在此情况下，驱动电路的恒流源是通过采样第二电阻R2两端的电压来控制第一PMOS管PM1的栅极电压而实现的线性恒流源即，第一电阻R1和第二电阻R2替代了传统驱动电路中大尺寸PMOS构成的恒流源模块进行恒流控制；假设第一电阻R1两端的电压为Vref，第二电阻R2两端的电压为V2，电压Vref和电压V2分别接入误差放大器EA的正输入端和负输入端，当输入电压Vin较高时，电压Vref大于电压V2，此时误差放大器EA的输出信号VEA的电压较高，因此与锯齿波信号RAMP没有交集(如图3所示)，因此比较器COMP的输出信号PWM为低电平，从而导致第一NMOS管NM1关断；由于第一传输门TG1导通，因此误差放大器EA的输出信号VEA经过缓冲器Buffer直接控制第一PMOS管PM1来决定流过第一PMOS管PM1的电流，此处增加缓冲器Buffer的原因是因为误差放大器EA的输出信号VEA的驱动能力很小，因此需要增加缓冲器Buffer来让电路在LDO模式下能有足够的电流来驱动第一PMOS管PM1的栅极电容。
当输入电压Vin正好让驱动电路处于Boost模式和LDO模式的临界状态时，驱动电路会进行模式切换。模式切换是由模式判断模块102的输出信号OUT1决定的，比较器COMP的输出信号PWM作为第二反相器INV2的输入信号，得到节点电压PWM1；当节点电压PWM1为低电平时，第二电容C2充电，节点电压PWM2立即变为高电平；当节点电压PWM1为高电平时，第二电容C2放电，放电路径依次经过第三电阻R3、第二NMOS管NM2到地，由于第三电阻R3的存在，放电电流受到限制，所以放电过程比较缓慢，当第二电容C2的电压，也就是第三反相器INV3的输入端放电到第三反相器INV3的电平跳变阈值电压时，电平翻转；在此，延时单元103的作用就是让第二电容C2充电时电平快速跳变，而在第二电容C2放电时，延长放电时间，起到延时作用，延时电路的输出为节点电压PWM2，其作为第三反相器INV3的输入而得到了节点电压PWM3的波形，而节点电压PWM3作为第四反相器INV4的输入而得到了输出信号OUT1，第三反相器INV3和第四反相器INV4的作用是为了对节点电压PWM2的波形进行整形，让它成为标准方波信号。
如图3所示，在锯齿波信号RAMP的1-3周期中，驱动电路处于LDO模式，此时节点电压PWM1为高电平，节点电压PWM2为低电平，节点电压PWM3为高电平，模式判断模块102的输出信号OUT1也为低电平，所以信号OUT1b为高电平，第一传输门TG1导通，第二传输门TG2关断，误差放大器EA的输出信号VEA经过缓冲器Buffer直接控制第一PMOS管PM1，从而决定流过第一PMOS管PM1的电流。在锯齿波信号RAMP的4-9周期中，驱动电路进入Boost模式，此时节点电压PWM2的输出开始为第二电容C2充电，由于延时单元103的存在，第二电容C2放电的速度很缓慢，在整个锯齿波信号RAMP周期内节点电压PWM2都为高电平，同时经过第三反相器INV3和第四反相器INV4后，模式判断模块102的输出信号OUT1为高电平，即，模式判断模块102的输出信号OUT1在驱动电路进入Boost模式后产生信号PWM的第一个上升沿变为高电平，此时信号OUT1b为低电平，所以第一传输门TG1关断，第二传输门TG2导通，信号PWM直接接入第一PMOS管PM1的栅极，从而直接控制第一PMOS管PM1的通断；同时，信号PWM和信号OUT1也经过与门AND来控制第一NMOS管NM1的通断。在锯齿波信号RAMP的第10个周期，驱动电路又从Boost模式转换为LDO模式，此时节点电压PWM3为低电平，第二电容C2开始放电，节点电压PWM2缓慢下降，当其下降到第三反相器INV3的跳变阈值电压时，节点电压PWM3从低电平变为高电平，信号OUT1从高电平再次变为低电平，第一传输门TG1导通，第二传输门TG2关断。
总的来说，模式判断模块102的输出信号OUT1的作用对于第一NMOS管NM1而言，起到了信号的屏蔽作用：在驱动电路为LDO模式时，信号OUT1为低电平，这样第一NMOS管NM1的栅极也为低电平，从而使其处于关断状态；在驱动电路为Boost模式时，信号OUT1为高电平，这样与门AND的输出取决于信号PWM，第一NMOS管NM1的通断仅由信号PWM控制。同时，信号OUT1控制第一传输门TG1和第二传输门TG2的通断来实现Boost模式与LDO模式的切换，从而让不同的电路来控制第一PMOS管PM1。其次，从图2中也可以看到，无论是Boost模式还是LDO模式，在这两种模式下，驱动电路都共用了同一个误差放大器EA，这样可以保证在模式切换的时候输出电流变化较小，同时也简化了整个电路结构。
结合图2所示，本实用新型中的恒流原理如下：
首先，假设第一电阻R1两端的电压为Vref，电压Vref的计算公式为：Vref＝Iref*R1＝IR1*R1；
假设第二电阻R2两端的电压为V2，根据反馈原理，误差放大器EA的两个输入电压相等，即，Vref＝V2，同样的由这个等式也可以得到：IR1*R1＝Iout*R2；
也就是说，通过控制流过第一电阻R1的电流IR1和第一、第二电阻R1、R2的阻值就可以精确的得到输出电流IOUT的值，即，Iout＝(IR1*R1)/R2；
由此，既可以省掉传统的大尺寸PMOS构成的恒流源模块，又能保持精确的电流输出；同时还能够在发光二极管LED的正端Vled直接添加稳压电容C1，从而不用单独添加一个芯片PIN脚而被迫使用较大的封装形式。
综上所述，本实用新型具有以下特点：
一、省去了传统DC-DC LED恒流驱动电路的由大尺寸PMOS构成的恒流源模块，大大节省芯片面积；
二、稳压电容直接接在LED正端，从而可以节省一个芯片PIN脚，从而使用更小的封装形式。
三、本实用新型的电路结构可以在Boost模式和LDO模式共用误差放大器，从而可以节省电路面积，同时，在Boost模式和LDO模式相互切换时，由于使用的同一个误差放大器，所以输出电流变化会非常小。
以上所述的，仅为本实用新型的较佳实施例，并非用以限定本实用新型的范围，本实用新型的上述实施例还可以做出各种变化。即凡是依据本实用新型申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本实用新型专利的权利要求保护范围。本实用新型未详尽描述的均为常规技术内容。
Claims (7)
1.一种升压DC-DC LED恒流驱动电路，其包括：连接在该驱动电路的输入端与输出端之间的并由第一NMOS管和第一PMOS管构成的同步整流开关、一发光二极管、一误差放大器和一比较器，其特征在于，所述驱动电路还包括：
串联在所述第一PMOS管的漏极与地之间的第一电阻和一参考电流源；
连接在所述驱动电路的输出端与发光二极管之间的第二电阻；
所述误差放大器的正输入端连接至所述第一电阻和参考电流源之间，其负输入端连接至所述第二电阻和发光二极管之间，其输出端依次通过一缓冲器和第一传输门连接至所述第一PMOS管的栅极；
所述比较器的一个输入端与所述误差放大器的输出端连接，其另一个输入端接收一锯齿波信号，其输出端一方面连接至一与门的一个输入端，一方面通过一模式判断模块连接在所述与门的另一个输入端，另一方面通过第二传输门连接至所述第一PMOS管的栅极，其中，所述与门的输出端连接至所述第一NMOS管的栅极，所述模式判断模块的输出端一方面通过第一反相器分别连接至所述第一传输门的控制端和第二传输门的反向控制端，另一方面分别连接至所述第一传输门的反向控制端和第二传输门的控制端；
其中，所述模式判断模块包括：依次串联的第二反相器、一延时单元、第三反相器和第四反相器。
2.根据权利要求1所述的升压DC-DC LED恒流驱动电路，其特征在于，所述第一NMOS管的漏极通过一电感连接至所述驱动电路的输入端，其源极接地。
3.根据权利要求1所述的升压DC-DC LED恒流驱动电路，其特征在于，所述第一PMOS管的源极与所述第一NMOS管的漏极连接，其漏极连接至所述驱动电路的输出端。
4.根据权利要求1所述的升压DC-DC LED恒流驱动电路，其特征在于，所述发光二极管的正极与所述第二电阻连接，其负极接地。
5.根据权利要求1所述的升压DC-DC LED恒流驱动电路，其特征在于，所述驱动电路还包括并联在所述发光二极管两端的稳压电容。
6.根据权利要求1所述的升压DC-DC LED恒流驱动电路，其特征在于，所述第二反相器的输入端与所述比较器的输出端连接，所述第四反相器的输出端作为所述模式判断模块的输出端。
7.根据权利要求1所述的升压DC-DC LED恒流驱动电路，其特征在于，所述延时单元包括：第二PMOS管、第二NMOS管、第三电阻和第二电容，其中，所述第二PMOS管的源极接收一内部工作电压，其漏极通过第三电阻连接至所述第二NMOS管的漏极，其栅极与所述第二NMOS管的栅极相连至所述第二反相器的输出端，所述第二NMOS管的源极接地，所述第二电容的一端连接在所述第二PMOS管和第三电阻之间，并连接至所述第三反相器的输入端，其另一端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820085723.XU CN207884937U (zh) | 2018-01-18 | 2018-01-18 | 一种升压dc-dc led恒流驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820085723.XU CN207884937U (zh) | 2018-01-18 | 2018-01-18 | 一种升压dc-dc led恒流驱动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207884937U true CN207884937U (zh) | 2018-09-18 |
Family
ID=63507415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820085723.XU Withdrawn - After Issue CN207884937U (zh) | 2018-01-18 | 2018-01-18 | 一种升压dc-dc led恒流驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207884937U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108055737A (zh) * | 2018-01-18 | 2018-05-18 | 上海灿瑞科技股份有限公司 | 一种升压dc-dc led恒流驱动电路 |
-
2018
- 2018-01-18 CN CN201820085723.XU patent/CN207884937U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108055737A (zh) * | 2018-01-18 | 2018-05-18 | 上海灿瑞科技股份有限公司 | 一种升压dc-dc led恒流驱动电路 |
| CN108055737B (zh) * | 2018-01-18 | 2023-10-13 | 上海灿瑞微电子有限公司 | 一种升压dc-dc led恒流驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108055737A (zh) | 一种升压dc-dc led恒流驱动电路 | |
| CN105517250B (zh) | 一种led恒流驱动系统及其恒流控制电路 | |
| US7675240B2 (en) | Light emitting diode circuit having even current | |
| CN201700054U (zh) | 无残光的发光二极管控制电路 | |
| CN101202505A (zh) | 开关调节器的控制电路、方法以及电源装置、电子设备 | |
| CN103354685B (zh) | 一种led驱动芯片 | |
| CN112637999B (zh) | 恒流控制电路及芯片 | |
| CN106452076B (zh) | 电压控制方法、三分段驱动器以及驱动电路 | |
| CN107634649B (zh) | 一种开关器件驱动电路、方法及电压转换电路 | |
| CN207884937U (zh) | 一种升压dc-dc led恒流驱动电路 | |
| CN113783428A (zh) | 一种混合模式升压变换器 | |
| CN117543977A (zh) | 一种自适应过零检测电路和buck型的开关电源 | |
| CN109217671B (zh) | 一种浮地稳压供电电路 | |
| CN109302777B (zh) | Led调光装置及调光系统 | |
| CN110417243A (zh) | 一种高压mosfet驱动电路 | |
| CN214125566U (zh) | Led调光电路、led驱动系统及电子设备 | |
| Qu et al. | A 2.8-MHz 96.1%-peak-efficiency 1.4-μs-settling-time fully soft-switched LED driver with 0.08–1 dimming range | |
| CN102026435B (zh) | 发光二极管驱动电路 | |
| CN114465305A (zh) | 一种自适应多段快速电容放电方法及放电电路 | |
| CN114726205A (zh) | 一种用于dc-dc变换器的自适应时间导通控制电路 | |
| CN117501601A (zh) | 开关电源电路和电子设备 | |
| TWI436692B (zh) | 具有發光二極體驅動電路之發光二極體電路及其運作方法 | |
| CN107087328B (zh) | Led驱动电路 | |
| CN100536302C (zh) | Buck驱动电路 | |
| CN104779791A (zh) | 综合布线系统升压驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180918 Effective date of abandoning: 20231013 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180918 Effective date of abandoning: 20231013 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |