CN207664056U

CN207664056U - 一种发光二极管芯片的电极及发光二极管芯片

Info

Publication number: CN207664056U
Application number: CN201721356814.4U
Authority: CN
Inventors: 尹灵峰; 王江波
Original assignee: HC Semitek Zhejiang Co Ltd
Current assignee: HC Semitek Zhejiang Co Ltd
Priority date: 2017-10-20
Filing date: 2017-10-20
Publication date: 2018-07-27
Anticipated expiration: 2027-10-20

Abstract

本实用新型公开了一种发光二极管芯片的电极及发光二极管芯片，属于半导体技术领域。芯片包括外延片和电极，电极包括粘附层、反光层、保护层和打线层，粘附层、反光层、保护层和打线层依次层叠在外延片上，反光层为Al膜，保护层为Ni膜，反光层的厚度为30nm～45nm，保护层的厚度为550nm～800nm。本实用新型通过减少作为反光层的Al膜的厚度，从而减小Al膜在长期的使用过程中受热膨胀而产生的影响，避免Al膜冲破包覆在Al膜外的Ni膜与包覆在Ni膜外的Au膜形成有缺陷的AlAu合金；同时增加作为保护层的Ni膜的厚度，进一步降低Al膜冲破包覆在Al膜外的Ni膜的可能性，保证芯片性能的稳定性。

Description

一种发光二极管芯片的电极及发光二极管芯片

技术领域

本实用新型涉及半导体技术领域，特别涉及一种发光二极管芯片的电极及发光二极管芯片。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管，具有体积小、亮度高和能耗小的特点，被广泛地应用在显示屏和指示灯上。

芯片是LED的核心组件，芯片包括外延片和电极，电极设置在外延片上。现有的电极包括Cr膜层、Al膜层、Ni膜层和Au膜层，Cr膜层、Al膜层、Ni膜层和Au膜层依次层叠在外延片上。其中，Cr膜层的厚度为1nm～5nm，用于将电极粘附在外延片上；Al膜层的厚度为100nm～500nm，用于对射向电极的光线进行反射，避免光线被电极吸收，提高出光效率；Ni膜层的厚度为1nm～500nm，用于对Cr膜层和Al膜层进行保护；Au膜层的厚度为50nm～3μm，用于与焊线结合实现打线。

在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题：

芯片在使用过程中会发热，由于Al的热膨胀系数较大，因此Al膜层在长期的使用过程中会受热膨胀，冲破包覆在Al膜层外的Ni膜层与Au膜层接触。又由于Au和Al的扩散速率相差较大，在柯肯达尔效应(英文：kirkendall effect)的作用下，Al膜层和Au膜层的交界面形成的AlAu合金中有空洞甚至裂纹，导致芯片的电阻率升高，电导率和机械性能降低。

实用新型内容

为了解决现有技术导致芯片的电阻率升高，电导率和机械性能降低的问题，本实用新型实施例提供了一种发光二极管芯片的电极及发光二极管芯片。所述技术方案如下：

一方面，本实用新型实施例提供了一种发光二极管芯片的电极，所述发光二极管芯片包括外延片和电极，所述电极包括粘附层、反光层、保护层和打线层，所述粘附层、所述反光层、所述保护层和所述打线层依次层叠在所述外延片上，所述反光层为Al膜，所述保护层为Ni膜，所述反光层的厚度为30nm～45nm，所述保护层的厚度为550nm～800nm。

可选地，所述打线层为Au膜或者Al膜。

优选地，当所述打线层为Au膜时，所述打线层的厚度为0.5μm～5μm；当所述打线层为Al膜时，所述打线层的厚度为1μm～3μm。

可选地，所述粘附层为Cr膜、Ni膜或者Ti膜。

优选地，当所述粘附层为Cr膜时，所述粘附层的厚度为1nm～5nm；当所述粘附层为Ni膜或者Ti膜时，所述粘附层的厚度为50nm～150nm。

可选地，所述电极还包括第一隔离层，所述第一隔离层设置在所述反光层和所述保护层之间。

优选地，所述第一隔离层为Ti膜或者Cr膜；所述第一隔离层的厚度为5nm～500nm。

可选地，所述电极还包括第二隔离层，所述第二隔离层设置在所述保护层和所述打线层之间。

优选地，所述第二隔离层为Ti膜或者Cr膜；所述第二隔离层的厚度为5nm～500nm。

另一方面，本实用新型实施例提供了一种发光二极管芯片，所述发光二极管芯片包括外延片和电极，所述电极包括粘附层、反光层、保护层和打线层，所述粘附层、所述反光层、所述保护层和所述打线层依次层叠在所述外延片上，所述反光层为Al膜，所述保护层为Ni膜，所述反光层的厚度为30nm～45nm，所述保护层的厚度为550nm～800nm。

本实用新型实施例提供的技术方案带来的有益效果是：

通过减少作为反光层的Al膜的厚度，将Al膜的厚度从100nm以上减少至45nm以下，从而减小Al膜在长期的使用过程中受热膨胀而产生的影响，避免Al膜冲破包覆在Al膜外的Ni膜与包覆在Ni膜外的Au膜形成有缺陷的AlAu合金；同时增加作为保护层的Ni膜的厚度，将Ni膜的厚度从500nm以下增加至550nm以上，进一步降低Al膜冲破包覆在Al膜外的Ni膜的可能性，保证芯片性能的稳定性。而且Ni膜对射向电极的光线也具有一定的反射效果，增加Ni膜的厚度，也可以弥补作为反光层的Al膜的厚度减少对芯片出光效率的影响。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例一提供的一种发光二极管芯片的结构示意图；

图2是本实用新型实施例二提供的另一种发光二极管芯片的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

实施例一

本实用新型实施例提供了一种发光二极管芯片的电极，图1为发光二极管芯片的结构示意图，参见图1，该发光二极管芯片包括外延片10和电极20，电极20包括粘附层21、反光层22、保护层23和打线层24，粘附层21、反光层22、保护层23和打线层24依次层叠在外延片10上。

在本实施例中，反光层22为Al膜，厚度为30nm～45nm；保护层23为Ni膜，厚度为550nm～800nm。

容易知道，在现有的电极中，为了能够对射向电极的光线进行反射，作为反光层的Al膜的厚度在100nm以上，如100nm～500nm。同时为了降低材料成本并且避免Ni膜过厚产生的负影响，作为保护层的Ni膜的厚度不超过500nm，如1nm～500nm。

需要说明的是，在电极20中，粘附层21用于将电极20粘附在外延片10上；反光层22用于对射向电极的光线进行反射，避免光线被电极吸收，提高出光效率；保护层23用于包覆在粘附层21和反光层22外，对粘附层21和反光层22进行保护；打线层24用于与焊线结合，实现打线。其中，打线(英文：Wire Bonding)，也称为压焊、绑定、键合、丝焊，是指使用金属丝(如金线、铝线等)，利用热压或者超声能源，完成微电子器件中固态电路内部互连接线的连接，这里具体指芯片与电路或者引线框架之间的连接。

本实用新型实施例通过减少作为反光层的Al膜的厚度，将Al膜的厚度从100nm以上减少至45nm以下，从而减小Al膜在长期的使用过程中受热膨胀而产生的影响，避免Al膜冲破包覆在Al膜外的Ni膜与包覆在Ni膜外的Au膜形成有缺陷的AlAu合金；同时增加作为保护层的Ni膜的厚度，将Ni膜的厚度从500nm以下增加至550nm以上，进一步降低Al膜冲破包覆在Al膜外的Ni膜的可能性，保证芯片性能的稳定性。而且Ni膜对射向电极的光线也具有一定的反射效果，增加Ni膜的厚度，也可以弥补作为反光层的Al膜的厚度减少对芯片出光效率的影响。

具体地，打线层24可以为Au膜或者Al膜。Au的性质较为稳定，不容易与其它物质发生反应，采用Au膜作为电极最顶端的打线层，电极的稳定性较好；而Al的成本远低于Au，采用Al膜替换Au膜作为打线层，可以大幅度降低芯片的生产成本；而且Al对光线的反射率较高，采用Al膜替换Au膜作为打线层，还可以提高芯片的出光效率。

可选地，当打线层24为Au膜时，打线层24的厚度可以为0.5μm～5μm。由于Au的性质较为稳定，因此Au膜的厚度范围较广，对实现要求较低。

优选地，打线层24的厚度可以为2μm。

可选地，当打线层24为Al膜时，打线层24的厚度可以为1μm～3μm。由于Al的性质较为活泼，很容易与空气中的氧气发生反应，因此Al膜的厚度需要考虑到由于与空气中的氧气发生反应而消耗掉Al，同时Al的材质比较软，当Al膜层的厚度增加至3μm时，Al膜层的底部会受到挤压较大而向周围扩散，造成芯片的外观不良，甚至引起芯片漏电，因此Al膜的厚度范围较窄。

优选地，打线层24的厚度可以为1.1μm。

具体地，粘附层21可以为Cr膜、Ni膜或者Ti膜。Cr膜、Ni膜和Ti膜的粘附力都较佳，可以将电极固定在外延片上；其中，Cr膜的粘附力最佳，是最常用的粘附层，实现成本低。

可选地，当粘附层21为Cr膜时，粘附层21的厚度可以为1nm～5nm。由于Cr膜的粘附力最佳，因此Cr膜的厚度很小即可将电极固定在外延片上，同时由于Cr膜会吸收光线，因此Cr膜的厚度不宜过厚，以避免影响芯片的出光效率。

优选地，粘附层21的厚度可以为3nm。

可选地，当粘附层21为Ni膜或者Ti膜时，粘附层21的厚度可以为50nm～150nm。由于Ni膜和Ti膜的粘附力没有Cr膜，因此Ni膜和Ti膜的厚度会大于Cr膜；另外，Ni膜和Ti膜对光线具有反射效果，所以Ni膜和Ti膜的厚度大于Cr膜也不会影响芯片的出光效率。

优选地，粘附层21的厚度可以为100nm。

可选地，电极20还可以包括第一隔离层25，第一隔离层25设置在反光层22和保护层23之间。通过在作为反光层的Al膜和作为保护层23的Ni膜之间设置第一隔离层，可以抑制Ni膜的团聚现象，避免Ni膜团聚性产生大颗的电极黑点，造成外观异常；并且能够隔离Al膜，防止Al膜在团聚的Ni金属颗粒中进行岛状生长。

具体地，第一隔离层25可以为Ti膜或者Cr膜。由于Ti膜的性质比Cr膜稳定，不容易与空气发生反应，在实现对反光层和保护层的有效隔离的同时，也可以对作为反光层的Al膜进行有效保护。

优选地，第一隔离层25的厚度可以为5nm～500nm。若第一隔离层25的厚度小于5nm，则可能由于厚度太薄，无法有效将反光层和保护层隔离；若第一隔离层25的厚度大于500nm，则可能造成材料的浪费，增加生产成本。

更优选地，第一隔离层25的厚度可以为80nm。

可选地，电极20还可以包括第二隔离层26，第二隔离层26设置在保护层23和打线层24之间。第二隔离层的作用与第一隔离层类似，一方面可以对Ni膜的团聚现象进行抑制，另一方面还可以将Al膜和Ni膜隔离，防止Al膜在团聚的Ni金属颗粒中进行岛状生长。

具体地，第二隔离层26可以为Ti膜或者Cr膜。由于Ti膜的性质比Cr膜稳定，不容易与空气发生反应，可以有效起到隔离的作用。

优选地，第二隔离层26的厚度可以为5nm～500nm。若第二隔离层26的厚度小于5nm，则可能由于厚度太薄，无法有效将反光层和保护层隔离；若第二隔离层26的厚度大于500nm，则可能造成材料的浪费，增加生产成本。

更优选地，第二隔离层25的厚度可以为120nm。

在实际应用中，电极中先后层叠的两层中，后层叠的一层除了覆盖在先层叠的一层的上表面上，还会覆盖在先层叠的一层的侧面上，从而将先层叠的一层整体都包覆起来，实现对先层叠一层的有效保护。如图1所示，粘附层21最先层叠在外延片10的上表面上，在粘附层21之后层叠的反光层22覆盖在粘附层21的上表面和侧面上，在反光层22之后层叠的第一隔离层25覆盖在反光层22的上表面和侧面上，在第一隔离层25之后层叠的保护层23覆盖在第一隔离层25的上表面和侧面上，在保护层23之后层叠的第二隔离层26覆盖在保护层23的上表面和侧面上，在第二隔离层26之后层叠的打线层24覆盖在第二隔离层26的上表面和侧面上。

具体可以在形成电极的过程中，调整蒸镀设备和外延片之间的相对位置，实现上述包覆效果。例如，保持蒸镀设备的位置不变，在形成电极各层的过程中，将外延片沿以蒸镀设备为圆心的圆弧线移动，使蒸镀设备对准外延片的上表面的不同区域沉积电极材料，并且电极材料开始和结束都是倾斜沉积在外延片的上表面上，从而形成侧面与下底面之间的夹角为锐角的层，后层叠的一层可以铺设在先层叠一层的侧面上，实现上述后层叠的一层将先层叠的一层整体包覆起来。

优选地，侧面与下底面之间的夹角可以为70°～80°。

需要说明的是，上述上表面和侧面是针对图1中芯片的摆放方式表述的，具体来说，上表面是指图1中位于顶部的表面，下表面是指图1中位于底部的表面，侧面是指除上表面和下表面以外的表面。也就是说，如果将图1中的芯片倒置，则上述上表面就变成位于底部的表面。

在具体实现中，如图1所示，电极20通常不会设置在外延片10的整个区域上，为了对外延片10没有设置电极20的区域进行保护，一般会在外延片10没有设置电极20的区域、以及电极20的侧面设置钝化层30。具体地，钝化层30可以为二氧化硅层。

实施例二

本实用新型实施例提供了一种发光二极管芯片，该发光二极管芯片包括外延片和电极。

具体地，本实施例中的电极可以与实施例一提供的电极相同，在此不再详述。

在实际应用中，外延片主要包括N型半导体层、发光层和P型半导体层，N型半导体层提供的电子和P型半导体层提供的空穴在电流的驱动下注入发光层进行复合发光。因此，N型半导体层和P型半导体层都会设置电极，设置在N型半导体层上的电极称为N型电极，设置在P型半导体层上的电极称为P型电极。N型电极和P型电极的结构可以一样，也可以不一样。本实施例中的电极包括N型电极和P型电极。

进一步地，N型电极和P型电极可以分别设置在外延片的两侧，此时形成的芯片可以称为异侧电极芯片；N型电极和P型电极也可以设置在外延片的同一侧，此时形成的芯片可以称为同侧电极芯片。另外，由于P型半导体层提供的空穴不容易移动，而P型电极通常都设置在P型半导体层的部分区域上，为了使P型电极注入的电流扩展到P型半导体层的整个区域上，一般会在P型半导体层上设置一层透明导电薄膜，以扩展电流。

以同侧电极芯片为例，图2为同侧电极芯片的结构示意图，参见图2，芯片包括外延片10、N型电极20a、P型电极20b、透明导电薄膜40和钝化层30。其中，外延片包括衬底11、N型半导体层12、发光层13和P型半导体层14，N型半导体层12、发光层13和P型半导体层14依次层叠在衬底11上，P型半导体层14上设有延伸至N型半导体层12的凹槽50，N型电极20a设置在凹槽50内的N型半导体层12上。透明导电薄膜40设置在P型半导体层14上，P型电极20b设置在透明导电薄膜40上。钝化层30设置在除N型电极20a和P型电极20b所在区域之外的其它区域上。N型电极20a和P型电极20b均为实施例一提供的电极。

具体地，衬底11可以为蓝宝石衬底，N型半导体层12可以为N型氮化镓层，P型半导体层14可以为P型氮化镓层；发光层13可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置，量子阱为铟镓氮层，量子垒为氮化镓层；透明导电薄膜40的材料可以采用氧化铟锡(英文：Indium Tin Oxides，简称：ITO)、铝掺杂的氧化锌透明导电玻璃(AZO)、镓掺杂的氧化锌透明导电玻璃(GZO)、铟镓锌氧化物(英文：Indium Gallium ZincOxide，简称：IGZO)、ZnO中的一种。

进一步地，蓝宝石衬底和氮化镓材料之间存在较大的晶格失配，为了缓解晶格失配，一般会在衬底11和N型半导体层12之间设置缓冲层。具体地，缓冲层可以为氮化铝层，也可以为氮化镓层。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种发光二极管芯片，所述发光二极管芯片包括外延片和电极，所述电极包括粘附层、反光层、保护层和打线层，所述粘附层、所述反光层、所述保护层和所述打线层依次层叠在所述外延片上，所述反光层为Al膜，所述保护层为Ni膜，其特征在于，所述反光层的厚度为30nm～45nm，所述保护层的厚度为550nm～800nm。

2.根据权利要求1所述的发光二极管芯片，其特征在于，所述打线层为Au膜或者Al膜。

3.根据权利要求2所述的发光二极管芯片，其特征在于，当所述打线层为Au膜时，所述打线层的厚度为0.5μm～5μm；当所述打线层为Al膜时，所述打线层的厚度为1μm～3μm。

4.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述粘附层为Cr膜、Ni膜或者Ti膜。

5.根据权利要求4所述的发光二极管芯片，其特征在于，当所述粘附层为Cr膜时，所述粘附层的厚度为1nm～5nm；当所述粘附层为Ni膜或者Ti膜时，所述粘附层的厚度为50nm～150nm。

6.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述电极还包括第一隔离层，所述第一隔离层设置在所述反光层和所述保护层之间。

7.根据权利要求6所述的发光二极管芯片，其特征在于，所述第一隔离层为Ti膜或者Cr膜；所述第一隔离层的厚度为5nm～500nm。

8.根据权利要求1～3任一项所述的发光二极管芯片，其特征在于，所述电极还包括第二隔离层，所述第二隔离层设置在所述保护层和所述打线层之间。

9.根据权利要求8所述的发光二极管芯片，其特征在于，所述第二隔离层为Ti膜或者Cr膜；所述第二隔离层的厚度为5nm～500nm。