CN207321229U - 一种电路 - Google Patents

一种电路 Download PDF

Info

Publication number
CN207321229U
CN207321229U CN201721063372.4U CN201721063372U CN207321229U CN 207321229 U CN207321229 U CN 207321229U CN 201721063372 U CN201721063372 U CN 201721063372U CN 207321229 U CN207321229 U CN 207321229U
Authority
CN
China
Prior art keywords
voltage
input
resistance
optocoupler
rectifier bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721063372.4U
Other languages
English (en)
Inventor
陈吉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang Khalid Technology Co Ltd
Original Assignee
Shenyang Khalid Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang Khalid Technology Co Ltd filed Critical Shenyang Khalid Technology Co Ltd
Priority to CN201721063372.4U priority Critical patent/CN207321229U/zh
Application granted granted Critical
Publication of CN207321229U publication Critical patent/CN207321229U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Rectifiers (AREA)

Abstract

本实用新型涉及一种电路。该一种电路包括:输入端和输出端,所述输入端连接电阻R2和光耦输入端G1,所述VCC与光耦输入端G1之间依次设有电阻R1和LED1,所述光耦输出端G1与电容C1相连,所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1,所述输出端包括A端和B端,所述A端和B端分别与整流桥D1相连,所述整流桥D1与压控晶体管Q1相连,所述压控晶体管Q1与电阻R3相连。本实用新型提供的一种电路,输入端输入高电平、高阻或悬空,控制输出端导通;输入端输入低电平,控制输出端断开;输入端与输出端完全隔离;输出端具备断电导通功能,常闭时无需内部系统电源参与;输出端对于外部系统无极性要求。

Description

一种电路
技术领域
本实用新型涉及一种电路,具体的说是应用在控制电路回路通断且在系统无源时,输出端常闭型的电路。
背景技术
目前,控制电路通断的电路在工作中存在着许多弊端,电路的输入端与输出端不完全隔离;输出端不具备断电导通功能,需内部系统电源参与;输出端对于外部系统有极性要求。现有的电路存在着使用不便的问题。
发明内容
针对现有技术的上述缺陷,本实用新型提供的一种电路,解决了上述技术问题,提供一种输入端输入高电平、高阻或悬空,控制输出端导通;输入端输入低电平,控制输出端断开;输入端与输出端完全隔离;输出端具备断电导通功能,常闭时无需内部系统电源参与;输出端对于外部系统无极性要求的电路。
为了达到上述目的,本实用新型提供如下技术方案:
一种电路包括:输入端、输出端、VCC、光耦输入端G1,所述输入端连接电阻R2和光耦输入端G1,所述VCC与光耦输入端G1之间依次设有电阻R1和LED1,所述光耦输出端G1与电容C1相连,所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1,所述输出端包括A端和B端,所述A端和B端分别与整流桥D1相连,所述整流桥D1与压控晶体管Q1相连,所述压控晶体管Q1与电阻R3相连。
其中,所述输入端为高电平、高阻或悬空,VCC、电阻R1、光耦输入端G1、输入端未形成回路,所述压控晶体管Q1端电平由R2端提供,A端和B端导通必须经过压控晶体管Q1。
其中,所述输入端为低电平,VCC、电阻R1、光耦输入端G1、输入端形成回路,光耦输出端G1导通,所述压控晶体管Q1端电平由光耦输出端G1端提供,A端和B端导通必须经过压控晶体管Q1。
其中,所述A端和B端导通必须经过压控晶体管Q1,A端和B端不形成回路,A端和B端之间断开。
其中,所述A端有电压输入时,A端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压,压控晶体管Q1导通,A端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端B,形成回路,A和B之间导通。
其中,所述B端有电压输入时,B端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压,压控晶体管Q1导通,B端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端A,形成回路, B和A之间导通。
本实用新型的有益效果是:本实用新型提供的一种电路,输入端输入高电平、高阻或悬空,控制输出端导通;输入端输入低电平,控制输出端断开;输入端与输出端完全隔离;输出端具备断电导通功能,常闭时无需内部系统电源参与;输出端对于外部系统无极性要求。
为了能更进一步了解本实用新型的特征以及技术内容,请参阅以下有关本实用新型的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本实用新型加以限制。
附图说明
下面结合附图,通过对本实用新型的具体实施方式详细描述,将使本实用新型的技术方案及其它有益效果显而易见。
图1是本实用新型一种电路的电路示意图。
具体实施方式
为更进一步阐述本实用新型所采取的技术手段及其效果,以下结合本实用新型的优选实施例及其附图进行详细描述。
请参阅图1,一种电路包括:输入端、输出端、VCC、光耦输入端G1,所述输入端连接电阻R2和光耦输入端G1,所述VCC与光耦输入端G1之间依次设有电阻R1和LED1,所述光耦输出端G1与电容C1相连,所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1,所述输出端包括A端和B端,所述A端和B端分别与整流桥D1相连,所述整流桥D1与压控晶体管Q1相连,所述压控晶体管Q1与电阻R3相连。
进一步,所述输入端为高电平、高阻或悬空,VCC、电阻R1、光耦输入端G1、输入端未形成回路,所述压控晶体管Q1端电平由R2端提供,A端和B端导通必须经过压控晶体管Q1。
进一步,所述输入端为低电平,VCC、电阻R1、光耦输入端G1、输入端形成回路,光耦输出端G1导通,所述压控晶体管Q1端电平由光耦输出端G1端提供,A端和B端导通必须经过压控晶体管Q1。
进一步,所述A端和B端导通必须经过压控晶体管Q1,A端和B端不形成回路,A端和B端之间断开。
进一步,所述A端有电压输入时,A端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压,压控晶体管Q1导通,A端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端B,形成回路,A和B之间导通。
进一步,所述B端有电压输入时,B端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压,压控晶体管Q1导通,B端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端A,形成回路, B和A之间导通。
工作原理:
输入端为高电平、高阻或悬空,VCC、R1_12、G1_12、输入端未形成回路,光耦输出端G1_43截止,Q1_1端电平由R3_2端提供,且A和B之间导通必须经过Q1_32;
当A端有电压输入时,A端的电压经过整流桥D1_23(D1_21截止)、电阻R3_12使晶体管的栅极Q1_1有电压,压控晶体管Q1_32导通,A端的输入的电压信号经过整流桥二极管D1_23(D1_21截止)、Q1_32、D1_14(D1_2电位高,电压沿D1_14传递)回到输出端B,形成回路,实现A和B之间导通;
同理:当B端有电压输入时,B端的电压经过整流桥D1_43(D1_41截止)、电阻R3_12使晶体管的栅极Q1_1有电压,压控晶体管Q1_32导通,B端的输入的电压信号经过整流桥二极管D1_43(D1_41截止)、Q1_32、D1_12(D1_4电位高,电压沿D1_12传递)回到输出端A,形成回路,实现B和A之间导通;
输入端为低电平,VCC、R1_12、G1_12、输入端形成回路,光耦输出端G1_43导通,Q1_1端电平由G1_4端提供,且A和B之间导通必须经过Q1_32;
当A端有电压输入时,A端电位高于B端,由于电位传递(D1_14),G1_4电位低(G1_43导通,能将输出端B低电位传递),晶体管电压被拉低,晶体管Q1_32截止,Q1_32断路;
当B端有电压输入时,B端电位高于A端,由于电位传递(D1_12),G1_4电位低(G1_43导通,能将输出端B低电位传递),晶体管电压被拉低,晶体管Q1_32截止,Q1_32断路;
由于A和B之间导通必须经过Q1_32;故A端和B端不能形成回路,实现A和B之间断开。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种电路,其特征在于,包括:输入端、输出端、VCC、光耦输入端G1,所述输入端连接电阻R2和光耦输入端G1,所述VCC与光耦输入端G1之间依次设有电阻R1和LED1,所述光耦输出端G1与电容C1相连,所述电容C1连接电阻R3、压控晶体管Q1、整流桥D1,所述输出端包括A端和B端,所述A端和B端分别与整流桥D1相连,所述整流桥D1与压控晶体管Q1相连,所述压控晶体管Q1与电阻R3相连。
2.根据权利要求 1 所述的一种电路,其特征在于,所述输入端高电平、高阻或悬空,VCC、电阻R1、光耦输入端G1、输入端未形成回路,所述压控晶体管Q1端电平由R2端提供,A端和B端导通必须经过压控晶体管Q1。
3.根据权利要求 1或2 所述的一种电路,其特征在于,所述输入端为低电平,VCC、电阻R1、光耦输出端G1、输入端形成回路,光耦输出端G1导通,所述压控晶体管Q1端电平由光耦输出端G1端提供,A端和B端导通必须经过压控晶体管Q1。
4.根据权利要求 1 所述的一种电路,其特征在于,所述A端和B端导通必须经过压控晶体管Q1,A端和B端不形成回路,A端和B端之间断开。
5.根据权利要求 1 所述的一种电路,其特征在于,所述A端有电压输入时,A端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压,压控晶体管Q1导通,A端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端B,形成回路,A和B之间导通。
6.根据权利要求 1 所述的一种电路,其特征在于,所述B端有电压输入时,B端的电压经过整流桥D1、电阻R3使晶体管的栅极Q1有电压,压控晶体管Q1导通,B端的输入的电压信号经过整流桥二极管D1、Q1、D1回到输出端A,形成回路, B和A之间导通。
CN201721063372.4U 2017-08-24 2017-08-24 一种电路 Active CN207321229U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721063372.4U CN207321229U (zh) 2017-08-24 2017-08-24 一种电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721063372.4U CN207321229U (zh) 2017-08-24 2017-08-24 一种电路

Publications (1)

Publication Number Publication Date
CN207321229U true CN207321229U (zh) 2018-05-04

Family

ID=62431998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721063372.4U Active CN207321229U (zh) 2017-08-24 2017-08-24 一种电路

Country Status (1)

Country Link
CN (1) CN207321229U (zh)

Similar Documents

Publication Publication Date Title
CN106710531B (zh) 背光控制电路及电子装置
CN103487767A (zh) 一种负载驱动电路以及电子负载
CN103970176B (zh) 一种低压差线性稳压电路及其应用系统
CN104062929A (zh) 定时通断电控制系统
CN207321229U (zh) 一种电路
CN204330870U (zh) 一种开关量信号检测电路
CN103457599B (zh) 一种无静态功耗的芯片打线选择电路
CN107888183A (zh) 低压系统中npn/pnp传感器接入器
CN205039798U (zh) 兼容pecl/ttl/cmos电平的输出电路
CN207677706U (zh) 低压系统中npn/pnp传感器接入器
CN205596091U (zh) 多电平控制电路
CN105403756A (zh) 一种具有地线带电检测功能的电路装置
CN202886025U (zh) 智能压力变送器
CN106059553A (zh) 一种USB Type‑C EMCA线缆中Ra电阻的实现装置
CN207573330U (zh) 基于二极管的小压差电平转换电路
TW201630302A (zh) 介面供電電路
CN204316478U (zh) Ttl电平串口开关电路
CN204613635U (zh) 一种数字输入电路
CN205584580U (zh) 一种逆变供电电路
CN202940792U (zh) 一种不随电压变化的频率发生器电路
CN204633748U (zh) 一种混合电压供电系统3.3v与5v器件双向通信电路
CN203217295U (zh) 变频调速器用模拟量输入跟随处理电路
CN207623500U (zh) 一种数字电阻校准箱
CN206650444U (zh) 一种bms电源激活电路
CN207977899U (zh) 可随输入信号变动工作电源的动态电源系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant