CN207217574U - 一种高发光效率的垂直结构led芯片 - Google Patents
一种高发光效率的垂直结构led芯片 Download PDFInfo
- Publication number
- CN207217574U CN207217574U CN201721075337.4U CN201721075337U CN207217574U CN 207217574 U CN207217574 U CN 207217574U CN 201721075337 U CN201721075337 U CN 201721075337U CN 207217574 U CN207217574 U CN 207217574U
- Authority
- CN
- China
- Prior art keywords
- layer
- layers
- thickness
- led
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Abstract
本实用新型属于LED的技术领域，公开了一种高发光效率的垂直结构LED芯片。所述高发光效率的垂直结构LED芯片自下而上依次包括导电衬底、金属键合层、金属反射层、p型GaN层、InGaN/GaN量子阱层和n型GaN层，所述n型GaN层上设有n电极，未被n电极覆盖的n型GaN层上设有ZnO纳米柱层。本实用新型在垂直结构LED芯片表面设置的ZnO纳米柱，可提高垂直结构LED芯片光提取效率。
Description
技术领域
本实用新型属于LED的技术领域，涉及一种高发光效率的垂直结构LED芯片，特别涉及使用ZnO纳米柱提高发光效率的垂直结构LED芯片。
背景技术
GaN基LED以其更低能耗、更长寿命、更高发光效率逐步取代了传统照明器件。传统的LED是在蓝宝石衬底上制备的水平结构LED器件，其电流在电极间横向传输。由于蓝宝石衬底不导电，因此LED电极处在芯片的同侧，这样不仅需要刻蚀部分GaN薄膜制备p电极，而且金属电极沉积在芯片发光面上，会导致电极遮光现象。另外，蓝宝石衬底热导率较低，也限制了LED芯片在大功率领域的应用。为了解决上述问题，研究人员采用转移衬底技术，将原有LED外延片通过电镀、键合等方式转移至Si、金属等导电衬底上，使得电流在垂直方向上传输，即垂直结构LED芯片。这样不仅可以使芯片电极分布在上下两个表面，而且有效增加LED芯片的热导率，使之适应大功率领域的应用。
虽然垂直结构设计大幅提高了LED芯片的寿命和应用范围，但由于GaN与空气的折射率差较大，使得LED内部发出的光会在界面处发生严重的全反射效应，大部分的光最终会以热辐射的方式浪费掉，只有少数光可以射出芯片表面，从而导致LED芯片光提取效率较低。
实用新型内容
为了克服现有技术的上述缺点与不足，本实用新型的目的在于提供一种高发光效率垂直结构LED芯片，该芯片的表面生长有ZnO纳米柱。ZnO纳米柱提高了垂直结构LED芯片的发光效率。
本实用新型的目的通过以下技术方案实现：
一种高发光效率的垂直结构LED芯片，自下而上依次包括导电衬底、金属键合层、金属反射层、p型GaN层、InGaN/GaN量子阱层和n型GaN层，所述n型GaN层上设有n电极，未被n电极覆盖的n型GaN层上设有ZnO纳米柱层。
所述导电衬底为Si(100)衬底层，所述金属键合层为Sn/Au键合层且Au层靠近导电衬底，所述金属反射层为Ni/Ag/Ni/Au反射层且Au层靠近金属键合层，所述n电极为Cr/Pt/Au电极层且Cr层靠近n型GaN层。
所述金属反射层为Ni/Ag/Ni/Au反射层，其中Ni层的厚度都为0.1～10nm，Ag层的厚度为10～200nm，Au层的厚度为10～200nm；
所述金属键合层为Sn/Au键合层，其中Sn层的厚度为0.1～3μm，Au层的厚度为10～200nm。
所述n型GaN层的厚度为1～5μm；所述InGaN/GaN量子阱层为5～15个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～5nm；GaN垒层的厚度为1～20nm；所述p型GaN层的厚度为100～350nm。
所述n电极金属为Cr/Pt/Au层，其中Cr层的厚度为10～200nm，Pt层的厚度为5～100nm，Au层厚度为10～100nm。
所述导电衬底中未被金属键合层覆盖的表面设有保护层，所述保护层为Pt；其厚度为20～300nm。
所述高发光效率的垂直结构LED芯片的制备方法(即ZnO纳米柱提高垂直结构LED芯片的制备方法)，包括以下步骤：
(1)在Si衬底上外延生长LED外延片，包括生长在Si衬底上的非掺杂GaN层，生长在非掺杂GaN层上的n型GaN层，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型GaN层；所述Si衬底以(111)面((111)是指Si的晶面)为外延面；所述非掺杂GaN层的厚度为100～300nm；所述n型GaN层(n型掺杂GaN薄膜)的厚度为1～5μm；所述InGaN/GaN量子阱为5～15个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～5nm；GaN垒层的厚度为1～20nm；所述p型GaN层(p型掺杂GaN薄膜)的厚度为100～350nm；
(2)在LED外延片表面蒸镀金属反射层即p型GaN层上依次蒸镀Ni层、Ag层、Ni层和Au层(即Ni/Ag/Ni/Au等电极金属)，所述Ni/Ag/Ni/Au层为金属反射层，其中Ni层的厚度为0.1～10nm，Ag层的厚度为10～200nm，Au层的厚度为10～200nm；接着对蒸镀后的金属反射层进行高温退火，退火氛围为空气，高温退火的条件为：温度为100～600℃，时间为10～300秒；然后在金属反射层的表面依次蒸镀金属键合层即依次蒸镀Sn层、Au层，所述金属键合层为Sn/Au键合层，其中Sn层的厚度为0.1～3μm，Au层的厚度为10～200nm；
(3)使用金属高温高压键合的方式通过金属键合层将LED外延片转移至导电的Si(100)衬底((100)是指Si的晶向)上；接着，在键合后的Si(100)衬底上蒸镀Pt作为金属保护层，其厚度为20～300nm；步骤(3)中所述金属高温高压键合的条件为其温度为200～500℃，键合时间为3～20分钟，压力为2500～4500mbar；
(4)使用化学腐蚀方法剥离靠近非掺杂GaN层上的Si(111)衬底；采用ICP刻蚀法去除非掺杂GaN层；随后，在n型GaN层上通过匀胶、光刻、显影制备n电极图案；使用电子束蒸发设备，根据n电极图案在n型GaN层上沉积n电极金属即依次沉积Cr层、Pt层、Au层；所述n电极金属为Cr/Pt/Au层，其中Cr层的厚度为10～200nm，Pt层的厚度为5～100nm，Au层厚度为10～100nm；去除多余电极金属，制备出垂直结构LED芯片；步骤(4)中所述腐蚀溶液中氢氟酸与硝酸的摩尔比为0.1:1～1:0.1；所述匀胶采用负性光刻胶，匀胶的时间为0.1～20秒；所述光刻时间为1～50秒，所述显影液为负性光刻胶显影液，其显影时间为20～300秒；所述去除多余电极金属的方式为采用蓝膜粘贴和/或剥离的方式；
(5)在垂直结构LED芯片表面制备ZnO纳米柱：将芯片浸入硝酸锌和六亚甲基四胺混合溶液(所述的混合溶液中溶剂为六亚甲基四胺)中，将芯片和混合溶液置入聚四氟乙烯内衬的反应釜中进行水热反应；随后取出芯片并在去离子水中超声清洗然后烘干，在真空下对芯片进行退火处理，得到高发光效率的垂直结构LED芯片。
步骤(5)中所述混合溶液中硝酸锌和六亚甲基四胺摩尔比为0.1:1～1:0.1；所述水热反应的温度为50～150℃，水热反应的时间为1～5小时；所述清洗的时间为2～20分钟，所述烘干的温度为50～150℃；所述退火的温度为200～600℃，退火的时间为10～60分钟。
本实用新型在垂直结构LED芯片上生长ZnO纳米柱的原理如下：在垂直结构LED芯片表面水热法合成ZnO纳米柱的机理是溶解-再结晶。首先，前驱反应物硝酸锌和六亚甲基四胺在水热介质中溶解，以离子、分子团的形式进入溶液。由于反应容器内会有温度差，从而产生强对流，因此局部溶液达到过饱和状态，一遇到有籽晶就会结晶。在ZnO纳米材料制备过程中，由于溶液通常为碱性，因此分子团的存在形式为Zn(OH)-，这是一种稳定的四面体结构，如果这种分子团的浓度进一步提高达到过饱和的时候，并且溶液中由于温度的原因导致溶液浓度不均匀，或者溶液中有一些其他的籽晶，那么通过下面的反应过程：
团簇之间会通过脱水反应逐渐长大，最后这种基团可以表示为其中，x表示锌离子数，y表示氧离子数，z表示(OH)-的数目，(z+2y-2x)-是表示基团所带的电荷数。显然，当这种基团长到足够大的时候，将会从溶液中析出来，形成沉淀或者依附于其他的籽晶结构并按照籽晶的晶面方向外延生长出各种晶向的ZnO纳米柱。
与现有技术相比，本实用新型具有以下优点和有益效果：
(1)传统垂直结构LED芯片采用湿法腐蚀，粗化GaN表面，会损坏几百纳米厚度的GaN薄膜，从而影响LED芯片性能，本实用新型在芯片表面无损生长ZnO纳米柱，可以有效提高LED芯片光提取效率而不破坏芯片本身结构；
(2)本实用新型在n型GaN与空气界面处添加一层ZnO纳米柱，ZnO纳米柱的折射率小于GaN，因此可以大幅减少全反射效应，有效提高垂直结构LED芯片光提取效率；
(3)本实用新型在垂直结构LED芯片表面生长的是ZnO纳米柱，而不是ZnO薄膜，其有效折射率低于ZnO薄膜，因此相比ZnO薄膜，ZnO纳米柱对芯片光提取率提高幅度更大。
附图说明
图1为本实用新型的生长有ZnO纳米柱的垂直结构LED芯片(即高发光效率的垂直结构LED芯片)的示意图，1-导电衬底(如：Si(100)层)，2-金属键合层，3-金属反射层，4-p型GaN层，5-多量子阱层(即InGaN/GaN量子阱层)，6-n型GaN层，7-ZnO纳米柱层，8-n电极层(即n电极)；
图2为实施例1的垂直结构LED芯片表面生长ZnO纳米柱扫描电子显微镜图；
图3为实施例2的垂直结构LED芯片表面生长ZnO纳米柱扫描电子显微镜图。
具体实施方式
下面结合实施例和附图，对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
本实用新型高发光效率的垂直结构LED芯片的示意图如图1所示，所述提高发光效率的垂直结构LED芯片自下而上依次包括导电衬底1、金属键合层2、金属反射层3、p型GaN层4、InGaN/GaN量子阱层5和n型GaN层6，所述n型GaN层6上设有n电极8，未被n电极覆盖的n型GaN层6上设有ZnO纳米柱层7。
所述导电衬底1为Si(100)衬底层，所述金属键合层2为Sn/Au键合层且Au层靠近衬底层1，所述金属反射层3为Ni/Ag/Ni/Au反射层且Au层靠近金属键合层2，所述n电极8为Cr/Pt/Au电极层且Cr层靠近n型GaN层6。
所述n型GaN层6的厚度为1～5μm；所述InGaN/GaN量子阱层5为5～15个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～5nm；GaN垒层的厚度为1～20nm；所述p型GaN层4的厚度为100～350nm。
所述金属反射层3中Ni的厚度都为0.1～10nm，Ag的厚度为10～200nm，Au的厚度为10～200nm；所述金属键合层2中Sn的厚度为0.1～3μm，Au的厚度为10～200nm；所述n电极8中Cr厚度为10～200nm，Pt厚度为5～100nm，Au厚度为10～100nm。
所述导电衬底中未被金属键合层覆盖的表面设有保护层，所述保护层为Pt；其厚度为20～300nm。
实施例1
一种高发光效率的垂直结构LED芯片的制备方法即ZnO纳米柱提高垂直结构LED芯片的制备方法，包括以下步骤：
(1)在Si衬底上使用MOCVD外延生长LED外延片，包括在Si衬底上生长100nm厚的非掺杂GaN层，生长在非掺杂GaN层上1μm厚的n型GaN层，生长在n型GaN层(n型掺杂GaN薄膜)上5个周期的InGaN/GaN量子阱，其中InGaN阱层的厚度为1nm，GaN垒层的厚度为1nm；生长在InGaN/GaN量子阱上100nm厚的p型GaN层；所述Si衬底以(111)面为外延面；
(2)使用电子束蒸发设备在LED外延片表面蒸镀金属反射层，即在p型GaN层上依次蒸镀Ni层、Ag层、Ni层、Au层(Ni/Ag/Ni/Au等电极金属)，其中Ni的厚度为0.1nm，Ag的厚度为10nm，Au的厚度为10nm；接着对金属反射层进行高温退火，退火氛围为空气，温度为100℃，时间为10秒；然后在金属反射层的表面依次蒸镀金属键合层即依次蒸镀Sn层、Au层，所述金属键合层为Sn/Au键合层，其中Sn层的厚度为0.1μm，Au层的厚度为10nm；
(3)使用金属高温高压键合的方式通过金属键合层将LED外延片转移至导电的Si(100)衬底上，其温度为200℃，键合时间为3分钟，压力为2500mbar；接着，在键合后的Si(100)衬底上蒸镀Pt作为金属保护层，其厚度为20nm；
(4)使用化学腐蚀方法剥离靠近非掺杂GaN层上的Si(111)衬底，腐蚀溶液为氢氟酸与硝酸的混合液，氢氟酸与硝酸的摩尔浓度比例为0.1:1；采用ICP刻蚀法去除非掺杂GaN层；随后，在n型GaN层上通过匀胶、光刻、显影制备n电极图案，匀胶时间为0.1秒，光刻时间为1秒，显影液采用负性光刻胶显影液，显影时间为20秒；使用电子束蒸发设备，根据n电极图案在n型GaN层上沉积n电极金属即依次沉积Cr层、Pt层、Au层；所述n电极金属为Cr/Pt/Au层，其中Cr厚度为10nm，Pt厚度为5nm，Au厚度为10nm；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片；
(5)在垂直结构LED芯片表面制备ZnO纳米柱：将芯片浸入硝酸锌和六亚甲基四胺混合溶液中，其硝酸锌和六亚甲基四胺的摩尔浓度比例为0.1:1；将芯片和混合溶液置入聚四氟乙烯内衬的反应釜中并于烘箱中生长，烘箱温度为50℃，生长时间为1小时；随后取出芯片并在去离子水中超声清洗然后烘干，清洗时间为2分钟，烘干温度为50℃；最后，在真空下对芯片进行退火处理，退火温度为200℃，退火时间为10分钟，得到高发光效率的垂直结构LED芯片。
本实施例制备的高发光效率的垂直结构LED芯片(带有ZnO纳米柱的垂直结构LED芯片)的扫描电子显微镜图如图2所示，由图可知，芯片表面已成功生长出ZnO纳米柱。
实施例2
一种高发光效率的垂直结构LED芯片的制备方法即ZnO纳米柱提高垂直结构LED芯片的制备方法，包括以下步骤：
(1)在Si衬底上使用MOCVD外延生长LED外延片，包括在Si衬底上生长200nm厚的非掺杂GaN层，生长在非掺杂GaN层上3μm厚的n型GaN层，生长在n型GaN层(n型掺杂GaN薄膜)上10个周期的InGaN/GaN量子阱，其中InGaN阱层的厚度为3nm，GaN垒层的厚度为10nm；生长在InGaN/GaN量子阱上200nm厚的p型GaN层；所述Si衬底以(111)面为外延面；
(2)使用电子束蒸发设备在LED外延片表面蒸镀金属反射层，即在p型GaN层上依次蒸镀Ni层、Ag层、Ni层、Au层(Ni/Ag/Ni/Au等电极金属)，其中Ni的厚度为1nm，Ag的厚度为100nm，Au的厚度为100nm；接着对金属反射层进行高温退火，退火氛围为空气，温度为300℃，时间为200秒；然后在金属反射层的表面依次蒸镀金属键合层即依次蒸镀Sn层、Au层，所述金属键合层为Sn/Au键合层，其中Sn层的厚度为1μm，Au层的厚度为100nm；
(3)使用金属高温高压键合的方式通过金属键合层将LED外延片转移至导电的Si(100)衬底上，其温度为350℃，键合时间为10分钟，压力为3500mbar；接着，在键合后的Si(100)衬底上蒸镀Pt作为金属保护层，其厚度为100nm；
(4)使用化学腐蚀方法剥离靠近非掺杂GaN层上的Si(111)衬底，腐蚀溶液为氢氟酸与硝酸的混合液，氢氟酸与硝酸的摩尔浓度比例为1:1；采用ICP刻蚀法去除非掺杂GaN层；随后，在n型GaN层上通过匀胶、光刻、显影制备n电极图案，匀胶时间为10秒，光刻时间为25秒，显影液采用负性光刻胶显影液，显影时间为100秒；使用电子束蒸发设备，根据n电极图案在n型GaN层上沉积n电极金属即依次沉积Cr层、Pt层、Au层；所述n电极金属为Cr/Pt/Au层，其中Cr厚度为100nm，Pt厚度为50nm，Au厚度为50nm；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片；
(5)在垂直结构LED芯片表面制备ZnO纳米柱：将芯片浸入硝酸锌和六亚甲基四胺混合溶液中，其硝酸锌和六亚甲基四胺的摩尔浓度比例为1:1；将芯片和混合溶液置入聚四氟乙烯内衬的反应釜中并于烘箱中生长，烘箱温度为100℃，生长时间为3小时；随后取出芯片并在去离子水中超声清洗然后烘干，清洗时间为10分钟，烘干温度为80℃；最后，在真空下对芯片进行退火处理，退火温度为400℃，退火时间为30分钟，得到高发光效率的垂直结构LED芯片。
本实施例制备的高发光效率的垂直结构LED芯片(带有ZnO纳米柱的垂直结构LED芯片)的扫描电子显微镜图如图3所示，由图可知，芯片表面已成功生长出ZnO纳米柱。
实施例3
一种高发光效率的垂直结构LED芯片的制备方法即ZnO纳米柱提高垂直结构LED芯片的制备方法，包括以下步骤：
(1)在Si衬底上使用MOCVD外延生长LED外延片，包括在Si衬底上生长300nm厚的非掺杂GaN层，生长在非掺杂GaN层上5μm厚的n型GaN层，生长在n型GaN层(n型掺杂GaN薄膜)上15个周期的InGaN/GaN量子阱，其中InGaN阱层的厚度为5nm，GaN垒层的厚度为20nm；生长在InGaN/GaN量子阱上350nm厚的p型GaN层；所述Si衬底以(111)面为外延面；
(2)使用电子束蒸发设备在LED外延片表面蒸镀金属反射层，即在p型GaN层上依次蒸镀Ni层、Ag层、Ni层、Au层(Ni/Ag/Ni/Au等电极金属)，其中Ni的厚度为10nm，Ag的厚度为200nm，Au的厚度为200nm；接着对金属反射层进行高温退火，退火氛围为空气，温度为600℃，时间为300秒；然后在金属反射层的表面依次蒸镀金属键合层即依次蒸镀Sn层、Au层，所述金属键合层为Sn/Au键合层，其中Sn层的厚度为3μm，Au层的厚度为200nm；
(3)使用金属高温高压键合的方式通过金属键合层将LED外延片转移至导电的Si(100)衬底上，其温度为500℃，键合时间为20分钟，压力为4500mbar；接着，在键合后的Si(100)衬底上蒸镀Pt作为金属保护层，其厚度为300nm；
(4)使用化学腐蚀方法剥离靠近非掺杂GaN层上的Si(111)衬底，腐蚀溶液为氢氟酸与硝酸的混合液，氢氟酸与硝酸的摩尔浓度比例为1:0.1；采用ICP刻蚀法去除非掺杂GaN层；随后，在n型GaN层上通过匀胶、光刻、显影制备n电极图案，匀胶时间为20秒，光刻时间为50秒，显影液采用负性光刻胶显影液，显影时间为300秒；使用电子束蒸发设备，根据n电极图案在n型GaN层上沉积n电极金属即依次沉积Cr层、Pt层、Au层；所述n电极金属为Cr/Pt/Au层，其中Cr厚度为200nm，Pt厚度为100nm，Au厚度为100nm；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片；
(5)在垂直结构LED芯片表面制备ZnO纳米柱：将芯片浸入硝酸锌和六亚甲基四胺混合溶液中，其硝酸锌和六亚甲基四胺的摩尔浓度比例为1:0.1；将芯片和混合溶液置入聚四氟乙烯内衬的反应釜中并于烘箱中生长，烘箱温度为150℃，生长时间为5小时；随后取出芯片并在去离子水中超声清洗然后烘干，清洗时间为20分钟，烘干温度为150℃；最后，在真空下对芯片进行退火处理，退火温度为600℃，退火时间为60分钟，得到高发光效率的垂直结构LED芯片。
上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受所述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。
Claims (6)
1.一种高发光效率的垂直结构LED芯片，其特征在于：自下而上依次包括导电衬底、金属键合层、金属反射层、p型GaN层、InGaN/GaN量子阱层和n型GaN层，所述n型GaN层上设有n电极，未被n电极覆盖的n型GaN层上设有ZnO纳米柱层。
2.根据权利要求1所述高发光效率的垂直结构LED芯片，其特征在于：所述金属键合层为Sn/Au键合层且Au层靠近导电衬底，所述金属反射层为Ni/Ag/Ni/Au反射层且Au层靠近金属键合层，所述n电极为Cr/Pt/Au电极层且Cr层靠近n型GaN层。
3.根据权利要求2所述高发光效率的垂直结构LED芯片，其特征在于：所述金属反射层为Ni/Ag/Ni/Au反射层，其中Ni层的厚度都为0.1～10nm，Ag层的厚度为10～200nm，Au层的厚度为10～200nm；
所述金属键合层为Sn/Au键合层，其中Sn层的厚度为0.1～3μm，Au层的厚度为10～200nm；
所述n电极金属为Cr/Pt/Au层，其中Cr层的厚度为10～200nm，Pt层的厚度为5～100nm，Au层厚度为10～100nm。
4.根据权利要求1所述高发光效率的垂直结构LED芯片，其特征在于：所述n型GaN层的厚度为1～5μm；所述InGaN/GaN量子阱层为5～15个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～5nm；GaN垒层的厚度为1～20nm；所述p型GaN层的厚度为100～350nm。
5.根据权利要求1所述高发光效率的垂直结构LED芯片，其特征在于：所述导电衬底中未被金属键合层覆盖的表面设有保护层。
6.根据权利要求5所述高发光效率的垂直结构LED芯片，其特征在于：所述保护层为Pt；其厚度为20～300nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721075337.4U CN207217574U (zh) | 2017-08-25 | 2017-08-25 | 一种高发光效率的垂直结构led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721075337.4U CN207217574U (zh) | 2017-08-25 | 2017-08-25 | 一种高发光效率的垂直结构led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207217574U true CN207217574U (zh) | 2018-04-10 |
Family
ID=61816996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721075337.4U Active CN207217574U (zh) | 2017-08-25 | 2017-08-25 | 一种高发光效率的垂直结构led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207217574U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507892A (zh) * | 2017-08-25 | 2017-12-22 | 华南理工大学 | 一种高发光效率的垂直结构led芯片及其制备方法 |
-
2017
- 2017-08-25 CN CN201721075337.4U patent/CN207217574U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107507892A (zh) * | 2017-08-25 | 2017-12-22 | 华南理工大学 | 一种高发光效率的垂直结构led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107507892A (zh) | 一种高发光效率的垂直结构led芯片及其制备方法 | |
| CN100568555C (zh) | 粗化电极用于高亮度正装led芯片和垂直led芯片 | |
| CN102169930B (zh) | 一种金属纳米颗粒辅助实现发光二极管表面粗化的方法 | |
| CN112018223B (zh) | 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法 | |
| US10573777B2 (en) | Vertical structure nonpolar LED chip on lithium gallate substrate and preparation method therefor | |
| CN104505445B (zh) | 一种复合透明导电电极的led芯片制作方法 | |
| JP6640355B2 (ja) | ２接合型薄膜ソーラーセルアセンブリおよびその製造方法 | |
| CN105428485A (zh) | GaP表面粗化的AlGaInP基LED及其制造方法 | |
| CN103594302B (zh) | 一种GaAs纳米线阵列光电阴极及其制备方法 | |
| CN103151416B (zh) | 垂直结构InGaN太阳能电池及其制备方法 | |
| CN102024893B (zh) | 衬底、垂直结构led芯片及制备方法 | |
| CN110350039A (zh) | 一种双面发电太阳能电池及其制备方法 | |
| CN205452332U (zh) | GaP表面粗化的AlGaInP基LED | |
| CN101471412A (zh) | 制作高亮度led芯片的方法 | |
| CN104319320A (zh) | 一种新型复合透明电极的led芯片及其制作方法 | |
| CN207217574U (zh) | 一种高发光效率的垂直结构led芯片 | |
| CN106409988A (zh) | 一种石墨烯/砷化镓太阳电池的制备方法 | |
| CN204118109U (zh) | 一种新型复合透明电极的led芯片 | |
| CN100424892C (zh) | 一种基于硅纳米线的异质pn结二极管及其制备方法 | |
| CN106449791B (zh) | 一种石墨烯/砷化镓太阳电池的制备方法 | |
| CN101521248B (zh) | 硅基高效双结太阳能电池的制造方法 | |
| CN103682014A (zh) | 具有表面微结构的发光二极管及其制造方法 | |
| CN107527962B (zh) | 一种高感光面积的斜向ZnO纳米线/GaN异质结太阳能电池 | |
| CN102810613B (zh) | 电流扩散电极、半导体发光器件及其制备方法 | |
| CN110429165A (zh) | 一种基于硅衬底的led垂直芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |