CN207217546U - 一种具有p型导电沟道的半导体器件 - Google Patents
一种具有p型导电沟道的半导体器件 Download PDFInfo
- Publication number
- CN207217546U CN207217546U CN201721314334.1U CN201721314334U CN207217546U CN 207217546 U CN207217546 U CN 207217546U CN 201721314334 U CN201721314334 U CN 201721314334U CN 207217546 U CN207217546 U CN 207217546U
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor devices
- high resistant
- diamond layer
- acceptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本实用新型提供了一种具有p型导电沟道的半导体器件，属于半导体器件领域，包括衬底，衬底的上表面设有高阻金刚石层，高阻金刚层的上表面形成有C‑H键；高阻金刚石层的上表面设有具有受主特性的一层或多层异质单质或化合物作为受主层，在高阻金刚石层与受主层的界面处形成一个异质结，在高阻金刚石层的一侧处形成二维空穴气，利用二维空穴气作为p型导电沟道。本实用新型半导体器件，利用具有C‑H终端的金刚石与受主层的极化作用，形成二维空穴气。掺杂是由材料本身的极化效应导致，受温度影响极低，在极低温度下亦保持较稳定的掺杂效率；而杂质电离散射的消除也大大的提高了材料中的载流子迁移率，从而使得半导体器件中的载流子迁移率得到了提高。
Description
技术领域
本实用新型属于半导体器件技术领域，更具体地说，是涉及一种具有p型导电沟道的半导体器件。
背景技术
金刚石作为一种宽禁带半导体材料，其拥有5.5eV的禁带宽度，高的热导率（其热导率为12Wcm-1•K-1），高的击穿场强（> 10 MV/cm），稳定的化学特性和极强的抗辐照性能，这些都使其成为制作高频、大功率、抗辐射、耐高温和电力电子器件的理想材料。而制作半导体器件的必要条件之一就是在高阻的金刚石材料上实现有效的导电沟道。现行的制作高效的p型导电沟道的方法之一就是利用表面处理在金刚石表面形成由被C-H键所覆盖的氢端基金刚石，利用C-H键与空气中近表面吸附层中的水分子和CO2分子等极性分子相互作用，通过电子转移，在近表面形成导电p型导电沟道。由于近表面提供受主的吸附层主要是由环境中的空气提供，这就使这个近表面系统受环境影响非常大，而易受破坏，尤其是高温工作时，极性分子会解吸附，从金刚石近表面逃逸出去，从而造成p型沟道失效。
在传统元素掺杂方法，一般采用硼元素进行p型掺杂，这种掺杂方式的基本物理机制为杂质电离释放多余载流子，而在低掺杂浓度下，杂质电离被强烈抑制，激活率不足1%不足，在高掺杂浓度下，引入掺杂还会导致较强的电离杂质散射，影响载流子迁移率，使载流子迁移率几乎降至0。这两种方法都使得金刚石器件的应用受到了限制。而金刚石自身的优势正是极好的热导性能、耐高温特性和耐辐照特性，当将其用于制作耐高温器件时，p沟道热稳定性差这个短板恰恰限制了金刚石器件发挥其自身优势。因此，实现稳定的沟道，是推进金刚石高温功率器件走向应用的必经之路。
实用新型内容
本实用新型的目的在于提供一种具有p型导电沟道的半导体器件，旨在解决如何使半导体器件p型金刚石材料沟道内的载流子浓度和迁移率在0℃-1000℃范围内保持稳定的问题。
为实现上述目的，本实用新型采用的技术方案是：提供一种具有p型导电沟道的半导体器件，包括衬底，所述衬底的上表面设有高阻金刚石层，所述高阻金刚层的上表面形成有C-H键；所述高阻金刚石层的上表面设有具有受主特性的一层或多层异质单质或化合物作为受主层，在所述高阻金刚石层与所述受主层的界面处形成一个异质结，在所述高阻金刚石层的一侧近结10nm-20nm处形成二维空穴气，利用二维空穴气作为p型导电沟道。
进一步地，在所述高阻金刚石层与受主层之间设有外延金刚石层。
进一步地，所述具有受主特性的一层或多层异质单质或化合物的厚度为1nm-100μm。
进一步地，所述衬底的厚度为100μm-1000μm。
进一步地，所述高阻金刚石层的厚度为1μm-1000μm。
进一步地，所述外延金刚石层的厚度为10nm-1μm。
进一步地，所述高阻金刚石层表面粗糙度为1nm。
本实用新型提供的半导体器件的有益效果在于：与现有技术相比，本实用新型半导体器件，利用具有C-H终端的金刚石与受主层的极化作用，形成二维空穴气。掺杂是由材料本身的极化效应导致，受温度影响几可忽略，在极低温度下亦保持较稳定的掺杂效率；而杂质电离散射的消除也大大的提高了材料中的载流子迁移率，从而使得半导体器件中的载流子迁移率得到了提高。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例一所述半导体器件的结构示意图；
图2为本实用新型实施例二所述半导体器件的结构示意图；
图3为本实用新型实施例三所述半导体器件的结构示意图；
图4为本实用新型实施例所述半导体器件的能带原理图；
图中：衬底1、高阻金刚石层2、受主层3、二维空穴气4、外延金刚石层5、金刚石与受主层的界面6。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
实施例一
请参阅图1，本实用新型公开了一种具有p型导电沟道的半导体器件，包括衬底1，衬底1的厚度为100μm-1000μm，衬底1的上表面设有高阻金刚石层2，高阻金刚石层2的厚度为1μm-1000μm，高阻金刚石层2的上表面为光滑设置或设有外延金刚石层5，外延金刚石层5的厚度为10nm-1μm，外延金刚石层5的上表面具有C-H键；在光滑的高阻金刚石层2的上表面或外延金刚石层5的上表面设有具有受主特性的一层或多层异质单质或化合物作为受主层3，受主层3的厚度为1nm-100μm。在金刚石与受主层3的界面处形成一个异质结，在金刚石的一侧近结10nm-20nm处形成二维空穴气4，利用二维空穴气4作为p型导电沟道。
本实用新型中半导体器件可利用现有技术中的任意一种方法获得高阻金刚石层2。在高阻金刚石层2的上表面处理的方法可以为机械抛光、化学抛光等任意抛光方法。外延生长金刚石层5的方法可以为物理气相沉积、化学气相沉积、溶胶凝胶、转移等任意薄膜生长方法。
任意与金刚石接触在界面处可以产生受主特性的一层或多层异质单质或化合物，单质包括：硼（B）、氮（N）、氟（F）、锂（Li）、钠（Na）钙（Ga）、镁(Mg)、钾(K)、硅（Si）、锗(Ge)锌（Zn）、铁(Fe)等可以固体形式存在的任意单质；化合物包括：BxNy、GaxNy、AlxNy、SixNy，BxNy、FexNy氮化物、GaxOy 、AlxOy、SixOy、HfxOy、FexOy等氧化物或BxFy、GaxFy 、AlxFy、SixFy、BxFy等氟化物，以及AlxGayNz、SixByNz等三元化合物。其中x、y和z的值为化合物中相应元素原子的个数，与相应元素的化合价有关。
本实用新型半导体器件，利用具有C-H终端的金刚石与受主层的极化作用，形成二维空穴气。掺杂是由材料本身的极化效应导致，受温度影响几可忽略，在极低温度下亦保持较稳定的掺杂效率；而杂质电离散射的消除也大大的提高了材料中的载流子迁移率。图4是本实用新型实施例所述半导体器件的能带原理图。图4中金刚石与受主层的界面6左侧为受主层，右侧为金刚石层，在金刚石的一侧近结处形成二维空穴气4，利用二维空穴气4作为p型导电沟道，EC为导带底，EF为费米能级， EV为价带顶。
实施例二
请参阅图2，本实用新型公开了一种具有p型导电沟道的半导体器件，包括衬底1，衬底1为硅衬底，衬底1的厚度为500μm。衬底1的上表面设有高阻金刚石层2，利用MPCVD方法生长500μm厚的高阻金刚石层2，并且利用机械抛光与化学抛光相结合的方法，将所述高阻金刚石层2表面研磨至粗糙度1nm。高阻金刚石层2的上表面设有外延金刚石层5，利用MPCVD方法沉积300nm高质量金刚石外延膜作为外延金刚石层5，将MPCVD设备抽真空至10-6mbar，然后通入CH4和H2的混合气，其中CH4流量为1000mL/min，H2流量为20L/min，反应室压力为100mbar，反应时间5小时，完成外延金刚石层5的沉积。利用氢等离子体将外延金刚石层5在MPCVD设备中进行处理，使其表面具有C-H键。在外延金刚石层5的上表面，利用原子层淀积设备进行常温沉积10nm具有受主特性的氮化硼BN作为受主层3。金刚石与受主层3的界面处形成一个异质结，在金刚石的一侧近结10nm-20nm处形成二维空穴气4，利用二维空穴气4作为p型导电沟道。
实施例三
请参阅图3，本实用新型公开了一种具有p型导电沟道的半导体器件，包括衬底1，衬底1为高阻金刚石，衬底1厚度为800μm，利用机械抛光与化学抛光相结合的方法将高阻金刚石衬底1上表面研磨至粗糙度1nm。衬底1的上表面设有外延金刚石层5，利用MPCVD方法沉积600nm高质量金刚石外延膜作为外延金刚石层5，将MPCVD设备抽真空至10-6mbar，然后通入CH4和H2的混合气，其中CH4流量为1000mL/min，H2流量为20L/min，反应室压力为100mbar，反应时间5小时，完成外延金刚石层5的沉积。利用氢等离子体将外延金刚石层5在MPCVD设备中进行处理，使其表面具有C-H键。外延金刚石层5的上表面，利用MOCVD设备在1000℃温度下沉积20 nm具有受主特性的氮化铝AlN作为受主层3。金刚石与受主层3的界面处形成一个异质结，在金刚石的一侧近结10nm-20nm处形成二维空穴气4，利用二维空穴气4作为p型导电沟道。
本实用新型半导体器件利用异质结界面处材料组分突变，导致极化强度和导带带阶的突变，在异质结界面处会出现大量的呈准二维分布的自由空穴，形成二维空穴气。以氮化硼BN/金刚石为例，氮化硼BN是一种易获得的二元固溶体，且和金刚石具有较小的晶格失配，两者可以构成异质结，利用C-H端基的金刚石与受主层的极化作用，从而在异质结界面能带弯曲处的三角形势垒中获得二维空穴气(2DHG)，二维电子气被限制在界面处很薄的一层中，并且和电离杂质散射中心在物理位置上分离，从而能够获得非常高的迁移率。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种具有p型导电沟道的半导体器件，其特征在于：包括衬底，所述衬底的上表面设有高阻金刚石层，所述高阻金刚层的上表面形成有C-H键；所述高阻金刚石层的上表面设有具有受主特性的一层或多层异质单质或化合物作为受主层，在所述高阻金刚石层与所述受主层的界面处形成一个异质结，在所述高阻金刚石层的一侧近结10nm-20nm处形成二维空穴气，利用二维空穴气作为p型导电沟道。
2.如权利要求1所述的半导体器件，其特征在于：在所述高阻金刚石层与受主层之间设有外延金刚石层。
3.如权利要求1所述的半导体器件，其特征在于：所述具有受主特性的一层或多层异质单质或化合物的厚度为1nm-100μm。
4.如权利要求1所述的半导体器件，其特征在于： 所述衬底的厚度为100μm-1000μm。
5.如权利要求1所述的半导体器件，其特征在于：所述高阻金刚石层的厚度为1μm-1000μm。
6.如权利要求2所述的半导体器件，其特征在于：所述外延金刚石层的厚度为10nm-1μm。
7.如权利要求1所述的半导体器件，其特征在于：所述高阻金刚石层表面粗糙度为1nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721314334.1U CN207217546U (zh) | 2017-10-12 | 2017-10-12 | 一种具有p型导电沟道的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721314334.1U CN207217546U (zh) | 2017-10-12 | 2017-10-12 | 一种具有p型导电沟道的半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207217546U true CN207217546U (zh) | 2018-04-10 |
Family
ID=61821087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721314334.1U Active CN207217546U (zh) | 2017-10-12 | 2017-10-12 | 一种具有p型导电沟道的半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207217546U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731915A (zh) * | 2017-10-12 | 2018-02-23 | 中国电子科技集团公司第十三研究所 | 半导体器件及利用突变异质结形成金刚石p型导电沟道的方法 |
-
2017
- 2017-10-12 CN CN201721314334.1U patent/CN207217546U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731915A (zh) * | 2017-10-12 | 2018-02-23 | 中国电子科技集团公司第十三研究所 | 半导体器件及利用突变异质结形成金刚石p型导电沟道的方法 |
| CN107731915B (zh) * | 2017-10-12 | 2024-01-30 | 中国电子科技集团公司第十三研究所 | 半导体器件及利用突变异质结形成金刚石p型导电沟道的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101728427B (zh) | 半导体晶体管 | |
| Xiao et al. | Route to n-type doping in SnS | |
| Sztein et al. | Polarization field engineering of GaN/AlN/AlGaN superlattices for enhanced thermoelectric properties | |
| Ding et al. | The p-type ZnO film realized by a hydrothermal treatment method | |
| EP4002501A1 (en) | Graphene/doped 2d layered material van der waals heterojunction superconducting composite structure, superconducting device, and manufacturing method therefor | |
| Liu et al. | The interfacial properties of SrRuO 3/MoS 2 heterojunction: a first-principles study | |
| US20060163584A1 (en) | Boron-doped diamond semiconductor | |
| CN104170058B (zh) | 通过插入界面原子单层改进与iv族半导体的金属接触 | |
| CN105261642A (zh) | 异质结高电子迁移率自旋场效应晶体管及制造方法 | |
| Yum et al. | A study of capping layers for sulfur monolayer doping on III-V junctions | |
| Madhavi et al. | High room-temperature hole mobility in Ge 0.7 Si 0.3/Ge/Ge 0.7 Si 0.3 modulation-doped heterostructures | |
| Chikoidze et al. | Electrical properties of p-type Zn: Ga2O3 thin films | |
| CN106876443A (zh) | 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法 | |
| WO2014008453A2 (en) | Controlled epitaxial boron nitride growth for graphene based transistors | |
| Kim et al. | Sn doping in thermoelectric Bi2Te3 films by metal-organic chemical vapor deposition | |
| US10388751B2 (en) | Semiconductor device and method for forming n-type conductive channel in diamond using heterojunction | |
| CN207217546U (zh) | 一种具有p型导电沟道的半导体器件 | |
| US10804104B2 (en) | Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction | |
| Zhang et al. | Theoretical study of n-type diamond with Li doping and Li-B co-doping: A density functional simulation | |
| CN207217545U (zh) | 一种具有n型导电沟道的半导体器件 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN103484831A (zh) | 在含镓氮化物上生长石墨烯薄膜的方法 | |
| CN105261641A (zh) | 异质结高电子迁移率自旋场效应晶体管及制造方法 | |
| CN103972382A (zh) | 一种制造半导体材料的方法 | |
| Moriya et al. | Doping and electrical characteristics of in situ heavily B-doped Si1− xGex films epitaxially grown using ultraclean LPCVD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |