CN207150471U - 一种新型h桥驱动电路 - Google Patents

Abstract

本实用新型提供了一种新型的H桥驱动电路，其包括电源端VCC和接地端GND以及第一驱动模块和第二驱动模块，所述第一驱动模块包括晶体管NM1、钳位电路、晶体管NM2、升压电路以及控制电路；所述晶体管NM2和晶体管NM1依次串联在所述电源端VCC与所述接地端GND之间；所述晶体管NM2为NMOS管；所述升压电路、晶体管NM1、晶体管NM2和钳位电路分别与所述控制电路连接；所述升压电路与所述电源端VCC、晶体管NM2分别连接；所述钳位电路与所述晶体管NM1连接。本实用新型通过将传统H桥驱动电路中的上拉管从PMOS管换成NMOS管，降低了整个驱动桥电路的导通电阻。

Description

一种新型H桥驱动电路

技术领域

本实用新型涉及电路领域，具体而言，本实用新型涉及一种新型H桥驱动电路。

背景技术

H桥是一个典型的直流电机控制电路，因为它的电路形状酷似字母H，故得名“H桥”，如图1所示为传统H桥电路，值得注意的是，图1只是简略示意图，并不是完整的电路图。

该传统H桥的电路包括4条垂直腿，其中，Q1、Q3为一组，Q2、 Q4为一组，这两组状态互补，即当一组导通时，另一组必须关断，其具体工作原理如下：

当Q1与Q3导通时，负载电流从电源VCC流出并经A流向B，此时负载端A点相对于B点是正电位，电机正向转动；

当电机转动一定角度后，为保证电机转向不变，需要让Q2与Q4导通，负载电流从电源VCC流出经B流向A，此时负载端B点相对于A点是正电位。

值得一提的是，传统H桥驱动电路存在有两个缺点，其一是传统H 桥驱动电路大都是用PMOS管，如图1中的Q1、Q2，作为上拉管，而PMOS 管的载流子为空穴，NMOS管的载流子为自由电子，电子的迁移率大概是空穴的3倍，因此，PMOS管的导通电阻要比NMOS管大很多；第二是考虑到直流电机寄生电感的存在，因此，传统H桥驱动电路改变电流方向的过程中，寄生电感的电流很容易冲击电源，导致整个驱动电路的损坏。

因此，有必要提出新型的H桥驱动电路，以更好地降低导通电阻以及减少寄生电感对于电源的冲击，进而提高H桥驱动电路的整体性能，满足人们多元化的应用需求。

实用新型内容

为了寻找降低导通电阻以及减少寄生电感对于电源的冲击的实现方案，本实用新型提供了一种新型H桥驱动电路，该新型H桥驱动电路包括电源端VCC和接地端GND，还包括分别构成所述H桥驱动电路的半桥电路的第一驱动模块和第二驱动模块，所述第一驱动模块包括晶体管NM1、用于钳制晶体管NM1电压的钳位电路、晶体管NM2、用于提高晶体管 NM2电压的升压电路以及用于根据外部控制信号控制所述晶体管NM1、晶体管NM2、钳位电路、升压电路动作的控制电路；所述晶体管NM2和晶体管NM1依次串联在所述电源端VCC与所述接地端GND之间；所述晶体管NM2为NMOS管；所述升压电路、晶体管NM1、晶体管NM2和钳位电路分别与所述控制电路连接；所述升压电路与所述电源端VCC、晶体管NM2分别连接；所述钳位电路与所述晶体管NM1连接。

优选地，所述第二驱动模块与所述第一驱动模块结构对称。

优选地，所述晶体管NM1为NMOS管。

优选地，所述控制电路包括信号端H_CTR1、信号端L_CTR1、电压参考端VREG、晶体管PM3、晶体管NM4、晶体管NM5以及电阻R1；所述晶体管NM5为NMOS管，所述晶体管NM5的栅极与信号端H_CTR1 连接，源极与接地端GND连接，漏极连接于升压电路与晶体管NM2的栅极连接处；所述晶体管NM4为NMOS管，所述晶体管NM4的栅极与信号端L_CTR1连接，源极与接地端GND连接，漏极通过电阻R1连接于钳位电路与晶体管NM1的栅极连接处；所述晶体管PM3为PMOS管，其栅极与信号端L_CTR1连接，漏极通过电阻R1与晶体管NM4的漏极连接，源极与电压参考端VREG连接。

优选地，所述控制电路通过所述信号端H_CTR1和信号端L_CTR1 接收所述外部控制信号。

优选地，所述升压电路包括信号端VB、信号端CLK1、信号端CLK2、晶体管PM5、晶体管PM4、晶体管NM6、晶体管NM7、电容C1、稳压管ZD0、二极管D1以及二极管D2，所述晶体管PM5、所述晶体管PM4 为PMOS管，所述晶体管NM6、所述晶体管NM7为NMOS管；所述晶体管PM5的栅极与所述信号端CLK2连接，源极与所述电源端VCC连接，漏极与所述晶体管NM7的漏极连接；所述晶体管PM4的栅极与所述控制电路连接，漏极经过所述二极管D2与所述晶体管NM2连接，源极连接于所述二极管D1与所述电容C1的连接处；所述稳压管ZD0与串联的所述二极管D1、所述电容C1相并联，所述稳压管ZD0的负极端与所述电源端VCC和二极管D1的正极端连接，正极端与所述晶体管PM5的漏极和电容C1的负极板连接；所述晶体管NM7的栅极与信号端CLK1连接，漏极连接于所述稳压管ZD0与所述晶体管PM5的漏极的连接处，所述晶体管NM7的源极与所述晶体管NM6的漏极连接，所述晶体管NM6的栅极与所述信号端VB连接，所述晶体管NM6的源极接地。

优选地，所述钳位电路包括信号端IB、电阻R2、晶体管PM1、晶体管PM2以及晶体管NM3；所述晶体管PM1、所述晶体管PM2为PMOS 管，所述晶体管NM3为NMOS管；所述晶体管PM1的栅极与其自身的漏极和所述晶体管PM2的栅极连接，所述晶体管PM1的源极与所述电源端VCC连接，漏极与信号端IB连接；所述晶体管PM2的源极经过所述电阻R2与所述晶体管NM2的源极连接，漏极与所述晶体管NM3的漏极连接，所述晶体管NM3的栅极连接于电阻R2与所述晶体管NM1的源极的连接处，所述晶体管NM3的源极连接于所述控制电路与所述晶体管 NM1的栅极连接处。

与现有技术相比，本实用新型具有如下有益效果：

本实用新型通过将传统H桥驱动电路中的上拉管从PMOS管换成 NMOS管，降低了整个驱动桥电路的导通电阻，提高了整个H桥驱动电路的驱动性能，使其满足更多的应用场景。

本实用新型通过升压电路的设置，提升了对上拉晶体管NM2的驱动能力，使其工作时具有较好的线性，提高了整个H桥驱动电路的工作稳定性。

本实用新型通过钳位电路的设置，使得在电流方向改变时，电流直接传到接地端，而不会回流至电源处去冲击电源；避免了大电容以及二极管的设置，降低了电路设计的成本，同时提高了整个H桥驱动电路的安全性，延长了使用寿命。

附图说明

本实用新型上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为传统H桥驱动电路模块结构图；

图2为本实用新型一实施例新型H桥驱动电路的电路原理图；

图3为本实用新型一实施例中的第一驱动模块的电路结构示意图；

图4为本实用新型一实施例中的升压电路的信号波形图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

请参阅图1-图3，图2为本实用新型一个实施例提供的一种新型H桥驱动电路的模块结构示意图，该新型H桥驱动电路包括第一驱动模块100 和第二驱动模块200，其中，第一驱动模块100和第二驱动模块200构成该新型H桥驱动电路的半桥电路。

在一些实施方式中，第二驱动模块200可以跟第一驱动模块100采用不一样的电路结构，但是考虑到新型H桥驱动电路的兼容性，第一驱动模块100和第二驱动模块200优选为结构对称的电路，因此，在此仅以第一驱动模块100为例解释本实用新型实施例。应当理解的是，本实用新型实施例对于第一驱动模块100所做的说明解释及于第二驱动模块200。

如图2所示，该第一驱动模块100包括电源端VCC、接地端GND、用于连接外部电机M的输出端A、用于提高晶体管NM2电压的升压电路 103、作为上拉管的晶体管NM2、晶体管NM1、用于钳制晶体管NM1电压的钳位电路105以及用于根据外部控制信号控制晶体管NM1、晶体管NM2、钳位电路105、升压电路103动作的控制电路101，其中，晶体管 NM2与晶体管NM1依次串联在电源端VCC与接地端GND之间的；升压电路103、晶体管NM1、晶体管NM2、钳位电路105分别与控制电路101 连接；升压电路103还与电源端VCC、晶体管NM2分别连接；钳位电路105还与输出端A、晶体管NM1分别连接；输出端A连接于晶体管NM1 与晶体管NM2的连接处。

考虑到传统H桥电路的下拉晶体管Q1、晶体管Q2通常为NMOS管，因此，本实用新型实施例也将下拉晶体管NM1优选设定为NMOS管。至于上拉晶体管NM2，考虑到PMOS管的载流子为空穴，NMOS管的载流子为自由电子，而自由电子的迁移率大概是空穴的3倍，因此，为了降低导通电阻，本实用新型实施例将晶体管NM2设定为NMOS管。

具体地，钳位电路105和控制电路101分别与晶体管NM1的栅极连接，晶体管NM1的源极与接地端GND连接，晶体管NM1的漏极与晶体管NM2的源极连接；输出端A连接于晶体管NM1的漏极与晶体管NM2 的源极连接处；晶体管NM2的漏极与电源端VCC连接，升压电路103和控制电路101分别与晶体管NM2的栅极连接；控制电路101通过外部控制信号控制晶体管NM1和晶体管NM2的开闭。

详细地，控制电路101包括信号端H_CTR1、信号端L_CTR1、电压参考端VREG、晶体管PM3、晶体管NM4、晶体管NM5以及电阻R1，其中，晶体管NM5为NMOS管，其栅极与信号端H_CTR1连接，源极与接地端GND连接，漏极连接于升压电路103与晶体管NM2的栅极连接处；晶体管NM4为NMOS管，其栅极与信号端L_CTR1连接，源极与接地端 GND连接，漏极通过电阻R1连接于钳位电路105与晶体管NM1的栅极连接处；晶体管PM3为PMOS管，其栅极与信号端L_CTR1连接，漏极通过电阻R1与晶体管NM4的漏极连接，源极与电压参考端VREG连接。

在实际中，信号端H_CTR1、信号端L_CTR1用于接收外部的控制信号，该控制信号的产生可以通过分立元件、芯片或者计算机程序实现，本实用新型实施例对此不作限制。为了便于理解控制电路101如何根据接收的控制信号控制晶体管NM1和晶体管NM2的导通和截止，下面简述图2 的电路工作原理如下：

当信号端H_CTR1接收的控制信号为高电平时，升压电路103不工作，晶体管NM5导通，将晶体管NM2的栅极电压拉低，使晶体管NM2截止；

当信号端H_CTR1接收的控制信号为低电平时，晶体管NM5导通截止，升压电路103工作，将晶体管NM2的栅极电压升高到大于电源端VCC 的值，使晶体管NM2导通；

当信号端L_CTR1接收的控制信号为高电平时，晶体管NM4导通，将晶体管NM1的栅极电压拉低，使晶体管NM1截止；

当信号端L_CTR1接收的控制信号为低电平时，晶体管PM3导通，将晶体管NM1的栅极电压拉高至电压参考端VREG，使晶体管NM1导通。

值得一提的是，与第一驱动模块100相同，第二驱动模块200也包括晶体管Q21、晶体管Q22、升压电路203、钳位电路205以及第二控制电路201，其中，第二控制电路201通过信号端H_CTR2、信号端L_CTR2 接收控制信号。

下面以该新型H桥驱动电路驱动电机M为例，说明其具体工作原理，此处假设该新型H桥驱动电路的上一状态的电流流向为图2所示的电流方向I1，也即电流从电源端VCC经过晶体管NM2流到输出端A，再由输出端A经过电机M流到输出端B，最后从输出端B经过晶体管Q2流到接地端GND：

当电流方向改变时，第一驱动模块100的控制电路101根据控制信号使晶体管NM2截止，晶体管NM1导通，同时第二驱动模块200通过第二控制电路201拉低晶体管Q1的栅极电压，使得输出端B电压升高；

当输出端B电压升高到钳位电路205的设定电压值时，钳位电路205 开始工作，部分小电流通过钳位电路205从输出端B流向晶体管Q2的栅极，使晶体管Q2保持导通状态，进而使得大部分电流通过晶体管Q2流到接地端GND从而形成图2中的电流方向I2；其中，钳位电路205的设定电压值与电源VCC相接近；

最后，由于晶体管NM1导通，使得输出端A的电压接近接地端GND 的电压，而输出端B的电压接近电源VCC的电压，因此，电机M上的电流会快速衰减，当电机M上的电流衰减至接近于零的时候，晶体管Q2截止，晶体管Q1导通，最终形成图2虚线所示的电流流向I3。

如图3所示，升压电路103包括信号端VB、信号端CLK1、信号端 CLK2、晶体管PM5、晶体管PM4、晶体管NM6、晶体管NM7、电容C1、稳压管ZD0、二极管D1以及二极管D2，其中，晶体管PM5、晶体管PM4 为PMOS管,晶体管NM6、晶体管NM7为NMOS管；晶体管PM5的栅极与信号端CLK2连接，源极与电源端VCC连接，漏极与晶体管NM7的漏极连接；晶体管PM4的栅极与控制电路101中的晶体管NM5的栅极连接，漏极经过二极管D2与晶体管NM2连接，源极连接于二极管D1与电容 C1的连接处；稳压管ZD0与串联的二极管D1、电容C1相并联，其负极端与电源端VCC和二极管D1的正极端连接，正极端与晶体管PM5的漏极和电容C1的负极板连接；晶体管NM7的栅极与信号端CLK1连接，漏极连接于稳压管ZD0与晶体管PM5的漏极的连接处，晶体管NM7的源极与晶体管NM6的漏极连接，晶体管NM6的栅极与信号端VB连接，晶体管NM6的源极接地。

请参阅图4，为了便于理解升压电路103的工作原理，图4给出升压电路103的信号波形，其中，节点NET1位于晶体管NM7的漏极处；节点NET2位于晶体管PM4的源极处，信号端CLK1、信号端CLK2接入同相的方波信号，其中，信号端CLK1的高电平电压为电压参考值VREG电压，信号端CLK1的低电平电压为接地端GND电压；信号端CLK2的高电平电压为电源端VCC电压，信号端CLK2的低电平电压为接地端GND 电压，其具体工作原理如下：

当信号端H_CTR1为低电平，升压电路103工作，信号端CLK1、信号端CLK2为高电平时，晶体管PM5截止，晶体管NM7导通，节点NET1 的电压为VCC-VZ，其中VZ为稳压二极管ZD0的反向击穿电压；电容 C1两端电压被充电至VZ-VDON，其中VDON为二极管D1、二极管D2 的导通电压；

当信号端CLK1、信号端CLK2从高电平变为低电平后，晶体管PM5 导通，晶体管NM7截止；节点NET1被晶体管PM5拉高到电源端VCC 电压；节点NET2电压被抬高到高于电源端VCC的电压，此时，二极管 D1反向截止，电容C1上存储的电荷通过晶体管PM4、二极管D2流向晶体管NM2的栅极。当信号端CLK1、信号端CLK2经过多个周期后，晶体管NM2的栅极电压会被充电到比电源端VCC电压高VZ-2VDON的值，使晶体管NM2工作导通，并且工作到线性区。

钳位电路105包括信号端IB、电阻R2、晶体管PM1、晶体管PM2 以及晶体管NM3，其中，晶体管PM1、晶体管PM2为PMOS管，晶体管 NM3为NMOS管；晶体管PM1的栅极与其自身的漏极和晶体管PM2的栅极连接，晶体管PM1的源极与电源端VCC连接，漏极与信号端IB连接；晶体管PM2的源极经过电阻R2与晶体管NM2的源极连接，漏极与晶体管NM3的漏极连接，晶体管NM3的栅极连接于电阻R2与晶体管 NM1的源极的连接处，晶体管NM3的源极连接于控制电路101的电阻 R1与晶体管NM1的栅极连接处。

在实际实施中，优选将晶体管PM1与晶体管PM2取相同的宽长比，这样当晶体管PM2的源极电压与电源端VCC电压相等时，流过晶体管 PM2的电流与信号端IB相同，于是通过调节电阻R2的阻值，改变电阻 R2和电阻R1的比值，就可以调节钳位电路105的钳位电压。

在一些实施方式中，将电阻R2和电阻R1的比值取为1/5，使钳位电压略高于电源端VCC的电压，这样晶体管NM3在输出端A为高电平时导通，使流过晶体管PM2的电流可以流向晶体管NM1的栅极，将晶体管 NM1栅极电压抬高，使晶体管管NM1导通确保输出端A电压维持在略高于电源端VCC电压的水平；晶体管NM3在输出端A为低电平时截止，避免晶体管NM1的栅极通过晶体管PM2的寄生二极管向输出端A流电流导致晶体管NM1的栅极电压拉不高。

值得一提的是，同上述信号端H_CTR1、信号端L_CTR1一样，信号端VB、信号端CLK1、信号端CLK2、信号端IB的信号可以通过分立元件、芯片或者计算机程序实现，本实用新型实施例对此不做限制。

与现有技术相比，本实用新型实施例一种新型H桥驱动电路具有如下

有益效果：

本实用新型通过将传统H桥驱动电路中的上拉管从PMOS管换成 NMOS管，降低了整个驱动桥电路的导通电阻，提高了整个H桥驱动电路的驱动性能，使其满足更多的应用场景。

本实用新型通过升压电路的设置，提升了对上拉晶体管NM2的驱动能力，使其工作时具有较好的线性，提高了整个H桥驱动电路工作稳定性。

本实用新型通过钳位电路的设置，使得在电流方向改变时，电流直接传到接地端，而不会回流至电源处去冲击电源，避免了大电容以及二极管的设置，降低了电路设计的成本，同时提高了整个H桥驱动电路的安全性，延长了使用寿命。

以上所述仅是本实用新型的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (7)

1.一种新型H桥驱动电路，其包括电源端VCC和接地端GND，还包括分别构成所述H桥驱动电路的半桥电路的第一驱动模块和第二驱动模块，其特征在于，所述第一驱动模块包括晶体管NM1、用于钳制晶体管NM1电压的钳位电路、晶体管NM2、用于提高晶体管NM2电压的升压电路以及用于根据外部控制信号控制所述晶体管NM1、晶体管NM2、钳位电路、升压电路动作的控制电路；所述晶体管NM2和晶体管NM1依次串联在所述电源端VCC与所述接地端GND之间；所述晶体管NM2为NMOS管；所述升压电路、晶体管NM1、晶体管NM2和钳位电路分别与所述控制电路连接；所述升压电路与所述电源端VCC、晶体管NM2分别连接；所述钳位电路与所述晶体管NM1连接。

2.根据权利要求1所述的新型H桥驱动电路，其特征在于，所述第二驱动模块与所述第一驱动模块结构对称。

3.根据权利要求1所述的新型H桥驱动电路，其特征在于，所述晶体管NM1为NMOS管。

4.根据权利要求3所述的新型H桥驱动电路，其特征在于，所述控制电路包括信号端H_CTR1、信号端L_CTR1、电压参考端VREG、晶体管PM3、晶体管NM4、晶体管NM5以及电阻R1；所述晶体管NM5为NMOS管，所述晶体管NM5的栅极与信号端H_CTR1连接，源极与接地端GND连接，漏极连接于升压电路与晶体管NM2的栅极连接处；所述晶体管NM4为NMOS管，所述晶体管NM4的栅极与信号端L_CTR1连接，源极与接地端GND连接，漏极通过电阻R1连接于钳位电路与晶体管NM1的栅极连接处；所述晶体管PM3为PMOS管，其栅极与信号端L_CTR1连接，漏极通过电阻R1与晶体管NM4的漏极连接，源极与电压参考端VREG连接。

5.根据权利要求4所述的新型H桥驱动电路，其特征在于，所述控制电路通过所述信号端H_CTR1和信号端L_CTR1接收所述外部控制信号。

6.根据权利要求3所述的新型H桥驱动电路，其特征在于，所述升压电路包括信号端VB、信号端CLK1、信号端CLK2、晶体管PM5、晶体管PM4、晶体管NM6、晶体管NM7、电容C1、稳压管ZD0、二极管D1以及二极管D2，所述晶体管PM5、所述晶体管PM4为PMOS管，所述晶体管NM6、所述晶体管NM7为NMOS管；所述晶体管PM5的栅极与所述信号端CLK2连接，源极与所述电源端VCC连接，漏极与所述晶体管NM7的漏极连接；所述晶体管PM4的栅极与所述控制电路连接，漏极经过所述二极管D2与所述晶体管NM2连接，源极连接于所述二极管D1与所述电容C1的连接处；所述稳压管ZD0与串联的所述二极管D1、所述电容C1相并联，所述稳压管ZD0的负极端与所述电源端VCC和二极管D1的正极端连接，正极端与所述晶体管PM5的漏极和电容C1的负极板连接；所述晶体管NM7的栅极与信号端CLK1连接，漏极连接于所述稳压管ZD0与所述晶体管PM5的漏极的连接处，所述晶体管NM7的源极与所述晶体管NM6的漏极连接，所述晶体管NM6的栅极与所述信号端VB连接，所述晶体管NM6的源极接地。

7.根据权利要求3所述的新型H桥驱动电路，其特征在于，所述钳位电路包括信号端IB、电阻R2、晶体管PM1、晶体管PM2以及晶体管NM3；所述晶体管PM1、所述晶体管PM2为PMOS管，所述晶体管NM3为NMOS管；所述晶体管PM1的栅极与其自身的漏极和所述晶体管PM2的栅极连接，所述晶体管PM1的源极与所述电源端VCC连接，漏极与信号端IB连接；所述晶体管PM2的源极经过所述电阻R2与所述晶体管NM2的源极连接，漏极与所述晶体管NM3的漏极连接，所述晶体管NM3的栅极连接于电阻R2与所述晶体管NM1的源极的连接处，所述晶体管NM3的源极连接于所述控制电路与所述晶体管NM1的栅极连接处。