CN206921077U - 一种基于uvm的寄存器验证模型自动生成装置 - Google Patents

Abstract

本实用新型公开了一种基于UVM的寄存器验证模型自动生成装置，包括特殊寄存器和存储单元模型发生器、特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器和覆盖率统计器，其中，特殊寄存器和存储单元模型发生器，用于输入被测芯片的设计文档，并输出特殊寄存器和存储单元模型；特殊寄存器和存储单元，用于存储特殊寄存器和存储单元模型，标记特殊寄存器和存储单元的访问属性，用于自动测试的生成和比较。本实用新型采用了特殊寄存器和存储单元模型发生器，输入被测芯片设计文档，就会自动生成并输出特殊寄存器存储单元模型，能够自动化完成特殊寄存器和存储器单元访问测试，实现从输入设计文档到验证的自动化，保证验证结果正确性。

Description

一种基于UVM的寄存器验证模型自动生成装置

技术领域

本发明涉及集成电路存储器测试技术领域，尤其涉及一种基于UVM的寄存器验证模型自动生成装置。

背景技术

目前业界已有的特殊寄存器和存储单元访问测试装置，如图1所示，包括特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器、显示器以及覆盖率统计器。激励自动发生器通过读入特殊寄存器和存储单元的属性，自动产生总线访问序列，发送给驱动器，驱动器根据总线访问序列生成实质的总线激励信号，接收器监测总线访问序列并发送总线激励信号给比较器，比较器将该总线激励信号与特殊寄存器和存储单元相比较，得到比较结果，同时，刷新特殊寄存器和存储单元中的特殊寄存器值或存储单元的值；覆盖率统计器统计总线激励信号的覆盖率，其中，特殊寄存器和存储单元根据每个设计的不同测试芯片系统要重新定义，其余组件都可以重用，但是特殊寄存器和存储单元的属性由于和被测芯片具有直接相关性，所以每次更换被测芯片时，特殊寄存器和存储单元的属性数值都要变更，这部分工作是人工完成，并且描述特殊寄存器和存储单元比较复杂，其人工效率低而且准确性无法保证，目前有些设计中将建立模型的工作做了一定的简化，例如用户可以使用tcl语言对特殊寄存器和存储单元进行描述，再通过转换器转为系统能识别的模型描述语言，但是都无法直接通过设计文档进行转换，从而无法实现被测芯片的全自动测试。

实用新型内容

针对上述现有技术中存在的不足，本实用新型的目的是，基于UVM（UniversalVerification Methodology）验证方法学，增加了特殊寄存器和存储单元模型发生器，替代原本需要手动完成的工作；当被测设计发生变化时，特殊寄存器和存储单元模型发生器自动生成特殊寄存器和存储单元模型，存储在特殊寄存器和存储单元中，这极大地节省了测试时间，并保证了特殊寄存器和存储单元的测试正确性。

为了达到上述技术目的，本实用新型所采用的技术方案是：

一种基于UVM的寄存器验证模型自动生成装置，包括特殊寄存器和存储单元模型发生器、特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器和覆盖率统计器，其中，特殊寄存器和存储单元模型发生器，用于输入被测芯片的设计文档，并输出特殊寄存器和存储单元模型；特殊寄存器和存储单元，用于存储特殊寄存器和存储单元模型，标记特殊寄存器和存储单元的访问属性，并用于自动测试的生成和比较。

优选地，所述特殊寄存器和存储单元模型发生器包括数据获取单元、数据转换单元和输出单元，其中，数据获取单元，用于采集被测芯片设计文档中的关键字符和信息；数据转换单元，用于将获取的信息以寄存器为单位进行分类，并按照特殊寄存器和存储单元模型的格式进行存储；输出单元，用于将分类好的寄存器打印到特殊寄存器和存储单元的行为描述文件中，形成特殊寄存器和存储单元模型。

本实用新型由于采用了上述特殊寄存器和存储单元模型发生器，输入被测芯片设计文档，就会自动生成并输出特殊寄存器存储单元模型，所获得的有益效果是，自动化完成特殊寄存器和存储器单元的访问测试，无需程序员进行编程，实现从输入设计文档到验证的自动化，并且可以保证验证结果的正确性。

下面结合附图和具体实施方式对本实用新型做进一步说明。

附图说明

图1是现有的特殊寄存器和存储单元访问测试装置结构图。

图2是本实用新型具体实施的基于UVM的寄存器验证模型自动生成装置结构图。

图3是本实用新型具体实施的特殊寄存器和存储单元模型发生器结构图。

具体实施方式

如图2所示，为本实用新型具体实施的基于UVM的寄存器验证模型自动生成装置结构图。该基于UVM的寄存器验证模型自动生成装置包括特殊寄存器和存储单元模型发生器、特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器和覆盖率统计器。

当被测芯片发生变更时，特殊寄存器和存储单元模型发生器读入被测芯片设计文档，生成特殊寄存器和存储单元模型，存储在特殊寄存器和存储单元中。特殊寄存器和存储单元模型发生器对被测芯片设计文档有一定要求，该设计文档中需要以规定的关键字对被测物进行描述，例如：寄存器名称、存储器名称、位宽、地址、偏移量、访问属性等；特殊寄存器和存储单元模型发生器，用于输入被测芯片设计文档，自动生成并输出特殊寄存器存储单元；特殊寄存器和存储单元，用于存储特殊寄存器和存储单元模型，记录特殊寄存器和存储单元的属性，并用于自动测试的生成和比较。

如图3所示，为本发明具体实施的特殊寄存器和存储单元模型发生器结构图。该特殊寄存器和存储单元包括数据获取单元、数据转换单元和输出单元；其中，数据获取单元，用于采集设计文档中的关键字符和信息；数据转换单元，用于将获取设计文档中的关键字符和信息以寄存器为单位进行分类，并按照特殊寄存器和存储单元模型的格式进行存储；输出单元，用于将分类好的寄存器打印到特殊寄存器和存储单元的行为描述文件中，形成特殊寄存器存储单元模型。

具体实施例中，以输入的文件为excel表格为例；格式要求：每页描述一个模块。在每页中，第一行第一列为总线的基地址变量名称；第一行第二列为基地址；第二行空；第三行开始的每一列分别为寄存器名称、偏移地址、所属DOMAIN、位宽、区段名称、读写性、功能描述和复位值；具体实施例中，描述的是寄存器（Register）表格，要在首行列为#Register#第二行开始依次为存储器种类、存储器名、位宽、空间大小和读写性，该表格具体如下：

上述表格中通过宏调用特殊寄存器和存储单元模型发生器。特殊寄存器和存储单元模型发生器开始工作后，获取到表格的行和列最大值以及最小值，然后，进行对行的循环，依次读入表格数据；以上述表格为例，读入寄存器名称 descon 寄存器偏移地址0x0000，访问寄存器的总线为AHB总线寄存器的位宽是32bit，寄存器descon[31:1]BITS的操作属性为只读RO；复位值是31’H0， descon[0] 的名称是con ，操作属性是可读可写RW，复位值是1’B0，寄存器基地址为0x4002400。

当开启该寄存器模型存储空间，输出寄存器模型，其行为描述文件为：

Register 类型数据记录寄存器的信息

register descon {

filed EMPTY {

bits 31;

access ro;

reset 31’h0;

}

filed con{

bits 1;

access rw;

reset 1’b0;

}

}

block 类型 记录寄存器的偏移地址和总线位宽

block block_model {

byte 4

Register descon @0x0000;

}

System 类型记录基地址

System sys_model {

byte 4

block block_model=ahb_model @0x4002400

}。

本实用新型的特殊寄存器和存储单元模型发生器并不限于上文讨论的实施方式。基于本实用新型启示的显而易见的变换或替代也应当被认为落入本实用新型的保护范围。以上的具体实施方式用来揭示本实用新型的最佳实施方法，以使得本领域的普通技术人员能够应用本实用新型的多种实施方式以及多种替代方式来达到本实用新型的目的。

Claims (2)

1.一种基于UVM的寄存器验证模型自动生成装置，其特征在于，该寄存器验证模型自动生成装置包括特殊寄存器和存储单元模型发生器、特殊寄存器和存储单元、激励自动发生器、驱动器、接收器、比较器和覆盖率统计器，其中，

特殊寄存器和存储单元模型发生器，用于输入被测芯片的设计文档，并输出特殊寄存器和存储单元模型；

特殊寄存器和存储单元，用于存储特殊寄存器和存储单元模型，标记特殊寄存器和存储单元的访问属性，并用于自动测试的生成和比较。

2.如权利要求1所述的基于UVM的寄存器验证模型自动生成装置，其特征在于，所述特殊寄存器和存储单元模型发生器包括数据获取单元、数据转换单元和输出单元，其中，

数据获取单元，用于采集被测芯片设计文档中的关键字符和信息；

数据转换单元，用于将获取的信息以寄存器为单位进行分类，并按照特殊寄存器和存储单元模型的格式进行存储；

输出单元，用于将分类好的寄存器打印到特殊寄存器和存储单元的行为描述文件中，形成特殊寄存器和存储单元模型。