CN206892858U - 一种bios阶段具有pcie设备热插拔功能的主板 - Google Patents

一种bios阶段具有pcie设备热插拔功能的主板 Download PDF

Info

Publication number
CN206892858U
CN206892858U CN201720423665.2U CN201720423665U CN206892858U CN 206892858 U CN206892858 U CN 206892858U CN 201720423665 U CN201720423665 U CN 201720423665U CN 206892858 U CN206892858 U CN 206892858U
Authority
CN
China
Prior art keywords
resistance
mainboard
bios
pcie device
gpio1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720423665.2U
Other languages
English (en)
Inventor
马井彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tong Yi Yi Information Technology Co Ltd
Original Assignee
Shenzhen Tong Yi Yi Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tong Yi Yi Information Technology Co Ltd filed Critical Shenzhen Tong Yi Yi Information Technology Co Ltd
Priority to CN201720423665.2U priority Critical patent/CN206892858U/zh
Application granted granted Critical
Publication of CN206892858U publication Critical patent/CN206892858U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

本实用新型提供了一种BIOS阶段具有PCIE设备热插拔功能的主板,所述主板PCH的GPIO1~GPIO3分别与PCIE插槽电连接;GPIO1通过电阻R1与3.3V辅助电源连接,并通过电阻R2接地;GPIO2通过电阻R1与3.3V电源连接,并通过电阻R2接地;GPIO3通过电阻R1与12V电源连接,并通过电阻R2接地;GPIO4与PCIE插槽的热插拔检测信号PRSNT1#电连接;GPIO5与热插拔检测信号PRSNT2#电连接。本实用新型的技术方案,通过简单的硬件电路,实现了在Non‑ACPI环境中PCIE设备热插拔的功能,弥补这种环境下功能的缺失,而硬件成本基本没有增加。

Description

一种BIOS阶段具有PCIE设备热插拔功能的主板
技术领域
本实用新型属于计算机技术领域,尤其涉及一种BIOS阶段具有PCIE设备热插拔功能的主板。
背景技术
在主板领域,目前主流的外围设备包括USB接口设备、SATA接口设备、PCIE接口设备等,无论在主板启动过程还是在各种不同类型系统下面,USB和SATA接口设备都能随意进行热插入和热拔出,实现即插即用的功能,用户操作非常方便。但是市面上主流的主板,都没有设计PCIE设备热插拔的功能,要插拔更换PCIE设备,必须在主板关机状态下进行。现在的技术,通过硬件设计、BIOS程序设计和操作系统支持,已经能实现PCIE设备的热插拔功能。硬件上,需要增加热插拔控制器、电源指示灯、提示按钮等,要设计卡槽电源切换逻辑电路、板卡重置逻辑电路;固件BIOS要提供软件支持;操作系统要提供支持PCIE设备热插拔所需要的功能组件,包括用户操作界面软件、热插拔服务程序、标准热插拔系统驱动、设备驱动,整个功能实现的过程硬件成本增加,并且实现起来也很复杂,所以主流主板都没有去实现PCIE设备热插拔功能。
目前主流主板没有去实现PCIE设备热插拔功能,可以通过硬件、BIOS、操作系统的配合,是能实现这个功能的,但是即使实现这个功能,热插拔的操作也只能在ACPI操作系统下来完成,开机过程BIOS运行阶段不能进行热插拔操作, Non-ACPI系统(例如DOS系统)不能进行热插拔操作,一方面,这些Non-ACPI环境下,PCIE设备热插拔功能是缺失的,不能满足操作需求,另外一方面,操作人员可能会误以为所有环境都支持PCIE设备热插拔功能,在进入了ACPI操作系统前进行热插拔操作,导致误操作。
实用新型内容
针对以上技术问题,本实用新型公开了一种BIOS阶段具有PCIE设备热插拔功能的主板,能在Non-ACPI环境下支持PCIE设备热插拔功能,弥补了Non-ACPI环境下功能的缺失,满足操作人员的需求;而且硬件线路设计简单,不会增加主板的成本,也不会增加开发调试时间.
对此,本实用新型采用的技术方案为:
一种BIOS阶段具有PCIE设备热插拔功能的主板,所述主板包括PCH和与其连接的BIOS基本输入输出模块; PCH包括GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6和GPIO7,所述GPIO1、GPIO2和GPIO3分别与PCIE插槽电连接;所述GPIO1通过电阻R1与3.3V辅助电源连接,所述GPIO1同时通过电阻R2接地;所述GPIO2通过电阻R1与3.3V电源连接,所述GPIO2同时通过电阻R2接地;所述GPIO3通过电阻R1与12V电源连接,所述GPIO3同时通过电阻R2接地;GPIO4与PCIE插槽的热插拔检测信号PRSNT1#电连接;GPIO5与热插拔检测信号PRSNT2#电连接,GPIO6连接发光二极管后通过电阻R接地,GPIO7通过电阻R连接3.3V电源,并通过按键接地。
进一步的,所述GPIO4、GPIO5、GPIO 6与3.3V电源连接。
进一步的,所述BIOS基本输入输出模块设定GPIO1、GPIO2、GPIO3、GPIO6、GPIO7为GPIO输出功能;所述BIOS基本输入输出模块设定GPIO4和GPIO5为GPIO输入功能。
进一步的,在PCIE设备热插入阶段,所述BIOS基本输入输出模块中的BIOS程序可以采用以下步骤进行控制:
步骤S101,运行BIOS程序,进行GPIO初始化,将GPIO1、GPIO2、GPIO3和GPIO6设置为GPIO输出功能,输出低电平,PCIE插槽电源关闭,发光二极管熄灭;
步骤S102,将GPIO4、GPIO5、GPIO7设置为输入功能,打开GPIO4、GPIO7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境;
步骤S103,在Non-ACPI环境下,若有PCIE设备插入PCIE插槽,则将GPIO5拉低,不触发中断程序,将GPIO4拉低,触发SMI中断程序;
步骤S104,中断程序首先检查GPIO5是否是低电平,如果不是,则不处理,说明设备接触不良或者其他原因导致的GPIO拉低;如果GPIO5是低电平,说明GPIO4、GPIO5都被拉低,有设备插入插槽且接触良好;SMI中断程序将GPIO6设置为方波输出,发光二极管闪烁,提醒操作人员不能拔出设备;
步骤S105,然后将GPIO1、GPIO2、GPIO3设置为高电平输出,打开PCIE插槽的3.3V辅助电源、3.3V电源和12V电源,然后读取插槽设备的父级桥,为设备分配Bus号资源,等待PCIE设备和父级桥link training结束;link training结束后,为PCIE设备分配内存资源、IO资源,为设备分配中断。
作为本实用新型的进一步改进,步骤S105中,link training结束后,检查MMIO资源当中是否有足够资源分配给PCIE设备,如果有资源,根据基地址计算,为PCIE设备分配内存资源、IO资源,为设备分配中断;如果没有资源,首先修改TOLM低内存顶端寄存器,将值减小,增加MMIO的大小,然后设置MMIO rule寄存器来说明MMIO的大小,修改MTRR(内存类型范围寄存器)寄存器,设置新增的MMIO为不可缓冲类型,然后更新E820表,说明当前所有内存的类型使用情况,然后再分配内存、IO和中断资源,分配完资源后,打开内存、IO资源的开关,让资源处于可使用状态。
进一步的,还包括步骤S106,将GPIO6设置为高电平输出,让发光二极管常亮,表明设备可以正常工作了。
进一步的,在PCIE设备热拔出阶段,所述BIOS基本输入输出模块的BIOS程序可以采用以下步骤进行控制:
步骤S201,初始化GPIO1、GPIO2、GPIO3和GPIO6设置为输出低电平,发光二极管熄灭;然后设置GPIO4、GPIO5和GPIO7为输入功能,打开GPIO4、GPIO7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境;包括GPIO初始化之后BIOS运行过程、DOS系统等。
步骤S202,GPIO7一直输入高电平,如果操作人员有拔出PCIE设备的需求,首先按下按键,使GPIO7产生一个低电平,触发SMI中断程序;
步骤S204,BIOS程序通过设备的命令寄存器禁止内存和IO空间,再在父级桥里面禁止与PCIE设备的链接,将GPIO1、GPIO2、GPIO3设置为输出低电平,关闭PCIE插槽的电源,释放掉PCIE设备所需要的内存、IO和中断资源。
这里释放掉的内存资源并没有给系统使用,仍然保留MMIO属性,方便再次插入设备时候优先分配这部分资源。
进一步的,还包括步骤S203,SMI中断程序启动中,先将GPIO6设置为输出方波,使发光二极管闪烁,提醒操作人员不能拔出设备。
进一步的,最后将GPIO6设置为低电平,让发光二极管熄灭,表明此时可以将设备安全移除了。
采用上述方案,在内存资源方面,无需要预先预留资源,插入设备后,再获取资源分配给设备,增加了内存资源的利用率。资源分配过程中,不会对其他设备进行资源重新分配,中断其他设备的使用,最大限度降低插拔设备对系统的影响,侦测设备热插入时,采用双在位pin角侦测,无需按钮提示。
与现有技术相比,本实用新型的有益效果为:
采用本实用新型的技术方案,实现了在Non-ACPI环境中PCIE设备热插拔的功能,弥补这种环境下功能的缺失,而硬件成本基本没有增加。通过单个GPIO和发光二极管连接,完成与操作人员的交流,避免误操作。
附图说明
图1是本实用新型一种实施例的硬件连接结构示意图。
具体实施方式
下面对本实用新型的较优的实施例作进一步的详细说明。
如图1所示,一种BIOS阶段具有PCIE设备热插拔功能的主板,所述主板包括PCH和与其连接的BIOS基本输入输出模块;PCH包括GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6和GPIO7,所述GPIO1、GPIO2和GPIO3分别与PCIE插槽电连接;所述GPIO1通过电阻R1与3.3V辅助电源连接,所述GPIO1同时通过电阻R2接地;所述GPIO2通过电阻R1与3.3V电源连接,所述GPIO2同时通过电阻R2接地;所述GPIO3通过电阻R1与12V电源连接,所述GPIO3同时通过电阻R2接地;GPIO4与PCIE插槽的热插拔检测信号PRSNT1#电连接;GPIO5与热插拔检测信号PRSNT2#电连接,GPIO6连接发光二极管后通过电阻R接地;GPIO7通过电阻R连接3.3V电源,并通过按键接地。
所述GPIO4、GPIO5、GPIO 6与3.3V电源连接。
所述BIOS基本输入输出模块设定GPIO1、GPIO2、GPIO3、GPIO6、GPIO7为GPIO输出功能;所述BIOS基本输入输出模块设定GPIO4和GPIO5为GPIO输入功能。
以下为PCIE设备热插入操作。
操作人员将PCIE设备热插入PCIE插槽内,PRSNT1#和PRSNT2#信号会被同时拉低,低电平信号通过GPIO4和GPIO5输入到PCH,产生SMI中断,运行SIM中断程序,BIOS程序将光电二极管设置为闪烁状态,提醒操作人员,此时不要拔出PCIE设备,然后BIOS将GPIO1、GPIO2和GPIO3设置为高电平输出,12V电源、3.3V电源和3.3V辅助电源给PCIE插槽供电,等待BIOS对设备进行初始化完成,初始化完成后,BIOS将发光二极管设置为常亮状态,提醒操作人员,PCIE设备已经初始化完成,可以进行正常工作了。这里我们采用PRSNT1#和PRSNT2#两个信号同时被拉低来判断设备的插入状态,防止PCIE设备接触不良或者其他误操作,导致单个信号被拉低,误报设备接入状态。
以下为PCIE设备热移除操作。
操作人员按下按键,会产生一个低电平信号,通过GPIO7输入到PCH,产生一个SMI中断信号,运行SIM中断程序,BIOS程序将光电二极管设置为闪烁状态,提醒操作人员,此时不要拔出PCIE设备,直到BIOS通过设备的命令寄存器禁止内存和IO空间,再在父级桥里面禁止与设备的链接,并将GPIO1\2\3设置为输出低电平,关闭插槽的电源,释放掉设备所需要的内存、IO和中断资源,最后将GPIO6设置为低电平,让发光二极管熄灭,表明此时可以将设备安全移除了。
这样,能在Non-ACPI环境下有效地支持PCIE设备热插拔功能,弥补了Non-ACPI环境下功能的缺失,满足操作人员的需求。而且硬件线路设计简单,不会增加主板的成本,也不会增加开发调试时间。
本实用新型所涉及的英文缩写的技术术语的解释:
BIOS (Basic Input Output System):基本输入输出系统,主要用于计算机开机过程中各种硬件设备的初始化和检测。
PCH (Platform Controller Hub) :Intel公司的集成南桥。
PCIE(PCI-Express):一种高速串行总线接口技术标准。
GPIO(General Purpose Input Output):通用输入/输出。
ACPI(Advanced Configuration and Power Management Interface):高级配置与电源管理接口,操作系统应用程序管理所有电源管理接口,Non-ACPI环境,即不支持ACPI标准的环境。
USB(Universal Serial Bus):通用串行总线。
SATA(Serial Advanced Technology Attachment):串行ATA接口规。
DOS(Disk Operating System):磁盘操作系统。
SMI(System Management Interrupt):系统管理中断。
MMIO(Memory mapping I/O):内存映射I/O。
TOLM(Top of Low Memory):低内存顶端。
MTRR(Memory Type Range Registers):内存类型范围寄存器。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明,不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本实用新型的保护范围。

Claims (2)

1.一种BIOS阶段具有PCIE设备热插拔功能的主板,其特征在于:所述主板包括PCH和与其连接的BIOS基本输入输出模块;PCH包括GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6和GPIO7,所述GPIO1、GPIO2和GPIO3分别与PCIE插槽电连接;所述GPIO1通过电阻R1与3.3V辅助电源连接,所述GPIO1同时通过电阻R2接地;所述GPIO2通过电阻R1与3.3V电源连接,所述GPIO2同时通过电阻R2接地;所述GPIO3通过电阻R1与12V电源连接,所述GPIO3同时通过电阻R2接地;GPIO4与PCIE插槽的热插拔检测信号PRSNT1#电连接;GPIO5与热插拔检测信号PRSNT2#电连接,GPIO6连接发光二极管后通过电阻R接地;GPIO7通过电阻R连接3.3V电源,并通过按键接地。
2.根据权利要求1所述的BIOS阶段具有PCIE设备热插拔功能的主板,其特征在于:所述GPIO4、GPIO5、GPIO 6与3.3V电源连接。
CN201720423665.2U 2017-04-19 2017-04-19 一种bios阶段具有pcie设备热插拔功能的主板 Active CN206892858U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720423665.2U CN206892858U (zh) 2017-04-19 2017-04-19 一种bios阶段具有pcie设备热插拔功能的主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720423665.2U CN206892858U (zh) 2017-04-19 2017-04-19 一种bios阶段具有pcie设备热插拔功能的主板

Publications (1)

Publication Number Publication Date
CN206892858U true CN206892858U (zh) 2018-01-16

Family

ID=61323402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720423665.2U Active CN206892858U (zh) 2017-04-19 2017-04-19 一种bios阶段具有pcie设备热插拔功能的主板

Country Status (1)

Country Link
CN (1) CN206892858U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519955A (zh) * 2018-04-13 2018-09-11 郑州云海信息技术有限公司 一种热插拔模块和一种PCIe接口的插拔方法和系统
CN109669905A (zh) * 2018-12-17 2019-04-23 广东浪潮大数据研究有限公司 一种pcie设备的热移除方法、系统及相关装置
CN110046118A (zh) * 2019-04-22 2019-07-23 苏州浪潮智能科技有限公司 一种pcie设备的区分系统、方法及服务器系统
CN110347553A (zh) * 2019-07-02 2019-10-18 英业达科技有限公司 自动配置PCIe插槽的BIOS及其方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519955A (zh) * 2018-04-13 2018-09-11 郑州云海信息技术有限公司 一种热插拔模块和一种PCIe接口的插拔方法和系统
CN109669905A (zh) * 2018-12-17 2019-04-23 广东浪潮大数据研究有限公司 一种pcie设备的热移除方法、系统及相关装置
CN110046118A (zh) * 2019-04-22 2019-07-23 苏州浪潮智能科技有限公司 一种pcie设备的区分系统、方法及服务器系统
CN110347553A (zh) * 2019-07-02 2019-10-18 英业达科技有限公司 自动配置PCIe插槽的BIOS及其方法

Similar Documents

Publication Publication Date Title
CN107133185A (zh) 通过bios实现pcie设备热插拔功能的方法及主板
CN206892858U (zh) 一种bios阶段具有pcie设备热插拔功能的主板
CN107038139A (zh) 一种基于ft1500a的国产服务器主板的实现方法
CN102662903A (zh) 一种通过cpld或fpga实现pcie设备热插拔的方法
CN204836132U (zh) 一种通信设备的单板上的串行接口切换控制电路
CN102708031A (zh) 一种快速定位故障内存的硬件实现方法
CN112463689A (zh) 一种ocp卡热插拔装置、方法及计算机可读存储介质
CN109992085A (zh) 一种计算机电源管理系统,方法及终端机
CN102446149A (zh) 一种能够实现紧凑型pci产品热插拔的处理方法以及系统
CN211427337U (zh) 基于申威处理器的计算机主板
CN101488047A (zh) 带开关机功能的键盘
CN104166521A (zh) 计算机
CN104166579A (zh) 一种利用bmc实现关机状态下刷新bios的硬件设计方法
CN104281459A (zh) Bios升级装置
CN116521204A (zh) 对单片机软件升级的控制装置及控制方法
CN109344107A (zh) 一种Linux系统控制台设置的方法和装置
CN203520299U (zh) 一种定时开机控制电路
CN108808788A (zh) 一种小型化的b超单片机控制装置及其系统
CN101387966A (zh) 具有基本输入输出系统选择功能的电脑设备
CN107291206A (zh) 一种主板与bbu的互联架构
Intel
Intel Microsoft Word - N440BX_TPS_REV_ 2.doc
CN101625553B (zh) 单片机、触摸管理器和触摸屏构成的开机系统
CN202795186U (zh) 一种刀片服务器机箱上下电的面板
CN202275397U (zh) 基于can总线实现pic单片机程序加载系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant