CN206759425U - 并行采样前通道放大电路 - Google Patents
并行采样前通道放大电路 Download PDFInfo
- Publication number
- CN206759425U CN206759425U CN201720412899.7U CN201720412899U CN206759425U CN 206759425 U CN206759425 U CN 206759425U CN 201720412899 U CN201720412899 U CN 201720412899U CN 206759425 U CN206759425 U CN 206759425U
- Authority
- CN
- China
- Prior art keywords
- resistance
- input
- circuit
- voltage
- amplifying circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种并行采样前通道放大电路，涉及信号处理装置技术领域。所述放大电路包括功率分配器、电压跟随及阻抗变换电路、程控增益放大电路、电压抬升电路、ADC模块以及时钟控制电路，所述功率分配器的输入端接外部输入模拟信号，所述功率分配器的一个输出端依次经第一电压跟随及阻抗变换电路、第一程控增益放大电路、第一电压抬升电路与第一ADC模块的输入端连接，所述功率分配器的另一个输出端依次经第二电压跟随及阻抗变换电路、第二程控增益放大电路、第二电压抬升电路与第二ADC模块的输入端连接；所述时钟控制电路用于分别为两个ADC模块提供输入时钟。所述放大电路具有结构简单、体积小、成本低的优点。
Description
技术领域
本实用新型涉及信号处理装置技术领域，尤其涉及一种并行采样前通道放大电路。
背景技术
并行采样技术即使用两片ADC同时对输入模拟信号进行交替采样以提高系统的实时采样率的一种技术。传统的并行采样电路需要系统具有射频功率分配器及锁相环芯片，电路较为复杂，成本较高。
实用新型内容
本实用新型所要解决的技术问题是如何提供一种结构简单、体积小、成本低的并行采样前通道放大电路。
为解决上述技术问题，本实用新型所采取的技术方案是：一种并行采样前通道放大电路，其特征在于：包括功率分配器、电压跟随及阻抗变换电路、程控增益放大电路、电压抬升电路、ADC模块以及时钟控制电路，所述功率分配器的输入端接外部输入模拟信号，所述功率分配器的一个输出端依次经第一电压跟随及阻抗变换电路、第一程控增益放大电路、第一电压抬升电路与第一ADC模块的输入端连接，所述功率分配器的另一个输出端依次经第二电压跟随及阻抗变换电路、第二程控增益放大电路、第二电压抬升电路与第二ADC模块的输入端连接；所述时钟控制电路的输入端接外部时钟，时钟控制电路用于将外部的输入时钟调理为两路频率完全相同但是相位偏差180度的时钟信号，并分别为两个ADC模块提供输入时钟；所述功率分配器用于将输入的模拟信号均匀的分成两路功率一致且无相位偏差的模拟信号；所述电压跟随及阻抗变换电路用于完成50欧姆输入系统和高阻系统的阻抗匹配；程控增益放大电路用于对输入信号进行相应的放大或衰减；电压抬升电路用于将输入的模拟信号调理至合适的输入范围并输入ADC模块；ADC模块用于对模拟信号进行模拟数字转换。
进一步的技术方案在于：所述功率分配器包括电阻R1-R5，所述电阻R1的一端为所述功率分配器的信号输入端，所述电阻R1的另一端分为两路，第一路与电阻R2的一端连接，电阻R2的另一端又分为两路，第一路与第一电压跟随及阻抗变换电路的输入端，第二路经电阻R4接地；所述电阻R1的另一端的第二路与电阻R3的一端连接，电阻R3的另一端又分为两路，第一路与第二电压跟随及阻抗变换电路的输入端，第二路经电阻R5接地。
进一步的技术方案在于：所述第一电压跟随及阻抗变换电路包括运算放大器U1，所述U1的同相输入端为所述第一电压跟随及阻抗变换电路的输入端，所述U1的反相输入端与所述U1的输出端连接，所述U1的输出端为所述第一电压跟随及阻抗变换电路的输出端；
所述第二电压跟随及阻抗变换电路包括运算放大器U2，所述U2的同相输入端为所述第二电压跟随及阻抗变换电路的输入端，所述U2的反相输入端与所述U2的输出端连接，所述U2的输出端为所述第二电压跟随及阻抗变换电路的输出端。
进一步的技术方案在于：所述第一程控增益放大电路包括电阻R6、电阻R8、电阻R10-R13、运算放大器U3以及模拟开关组U5，所述U3的同相输入端为所述第一程控增益放大电路的信号输入端，电阻R8的一端与所述U3的同相输入端连接，另一端接地；电阻R6的一端接地，另一端分为两路，第一路与所述U3的反相输入端连接，第二路与所述U5的总接线端连接，所述U5的四个分接线端分别经所述电阻R10-R13后与所述U3的信号输出端连接，所述U3的信号输出端为所述第一程控增益放大电路的信号输出端；
所述第二程控增益放大电路包括电阻R7、电阻R9、电阻R14-R17、运算放大器U4以及模拟开关组U6，所述U4的同相输入端为所述第二程控增益放大电路的信号输入端，电阻R9的一端与所述U4的同相输入端连接，另一端接地；电阻R7的一端接地，另一端分为两路，第一路与所述U4的反相输入端连接，第二路与所述U6的总接线端连接，所述U6的四个分接线端分别经所述电阻R14-R17后与所述U4的信号输出端连接，所述U4的信号输出端为所述第二程控增益放大电路的信号输出端。
进一步的技术方案在于：所述第一电压抬升电路包括电阻R18-R24以及运算放大器U7，电源基准芯片U9的电源输出端与电阻R18的一端连接，电阻R18的另一端经可变电阻R19与所述电阻R20的一端连接，电阻R20的另一端接地；电阻R23的一端为所述第一电压抬升电路的信号输入端，所述电阻R23的另一端分为三路，第一路与所述U7的同相输入端连接，第二路经电阻R22与所述U7的输出端连接，第三路经电阻R21与所述可变电阻R19的滑动端连接；电阻R24的一端接地，另一端与所述U7的反相输入端连接，所述U7的输出端为所述第一电压抬升电路的信号输出端；
所述第二电压抬升电路包括电阻R25-R31以及运算放大器U8，电源基准芯片U9的电源输出端与电阻R29的一端连接，电阻R29的另一端经可变电阻R30与所述电阻R31的一端连接，电阻R31的另一端接地；电阻R26的一端为所述第一电压抬升电路的信号输入端，所述电阻R26的另一端分为三路，第一路与所述U8的同相输入端连接，第二路经电阻R27与所述U8的输出端连接，第三路经电阻R28与所述可变电阻R30的滑动端连接；电阻R25的一端接地，另一端与所述U8的反相输入端连接，所述U8的输出端为所述第二电压抬升电路的信号输出端。
进一步的技术方案在于：所述第一ADC模块包括ADC芯片U10，所述第二ADC模块包括ADC芯片U11。
进一步的技术方案在于：所述时钟控制电路包括反相器U12，所述时钟控制电路的输入端分为两路，第一路为所述时钟控制电路的一个时钟信号输出端，第二路与所述反相器U12的信号输入端连接，所述反相器U12的输出端为所述时钟控制电路的第二个时钟信号输出端。
采用上述技术方案所产生的有益效果在于：相比于现有的并行采样前通道放大电路，所述放大电路的结构简单成本低廉，适用于手持设备。所述放大电路使用电阻分压网络替代了价格昂贵的射频功率分配器，在300MHz带宽之内取得了和射频功率分配器相似的电路效果。使用反相器替代了传统并行采样前通道放大电路中的锁相环芯片，大大简化了电路设计，大大降低了电路成本，在400MHz采样率以内的情况下取得了和锁相环芯片相似的性能。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
图1是本实用新型实施例所述放大电路的原理框图；
图2是本实用新型实施例所述放大电路的原理图。
具体实施方式
下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。
如图1所示，本实用新型实施例公开了一种并行采样前通道放大电路，包括功率分配器、电压跟随及阻抗变换电路、程控增益放大电路、电压抬升电路、ADC模块以及时钟控制电路。所述功率分配器的输入端接外部输入模拟信号，所述功率分配器的一个输出端依次经第一电压跟随及阻抗变换电路、第一程控增益放大电路、第一电压抬升电路与第一ADC模块的输入端连接，所述功率分配器的另一个输出端依次经第二电压跟随及阻抗变换电路、第二程控增益放大电路、第二电压抬升电路与第二ADC模块的输入端连接；所述时钟控制电路的输入端接外部时钟，时钟控制电路用于将外部的输入时钟调理为两路频率完全相同但是相位偏差180度的时钟信号，并分别为两个ADC模块提供输入时钟；所述功率分配器用于将输入的模拟信号均匀的分成两路功率一致且无相位偏差的模拟信号；所述电压跟随及阻抗变换电路用于完成50欧姆输入系统和高阻系统的阻抗匹配；程控增益放大电路用于对输入信号进行相应的放大或衰减；电压抬升电路用于将输入的模拟信号调理至合适的输入范围并输入ADC模块；ADC模块用于对模拟信号进行模拟数字转换。
外部输入模拟信号经过功率分配器后被调理为功率相同且无相位偏差的两路模拟信号。这两路模拟信号送入电压跟随及阻抗变换电路以完成50欧姆输入阻抗和ADC电路高阻输入的匹配。信号经过电压跟随及阻抗变换电路后被送入程控增益放大电路，程控增益放大电路根据输入信号的幅度范围进行相应的放大和衰减。经过程控增益放大电路后输入模拟信号被输入电平抬升电路，电平抬升电路将输入模拟信号调理至合适的范围后输入ADC模块中。时钟控制电路用于将外部输入时钟调理为两路频率完全相同但是相位偏差180度的时钟信号，并分别为两个ADC模块提供输入时钟。
优选的，如图2所示，所述功率分配器包括电阻R1-R5，所述电阻R1的一端为所述功率分配器的信号输入端，所述电阻R1的另一端分为两路，第一路与电阻R2的一端连接，电阻R2的另一端又分为两路，第一路与第一电压跟随及阻抗变换电路的输入端，第二路经电阻R4接地；所述电阻R1的另一端的第二路与电阻R3的一端连接，电阻R3的另一端又分为两路，第一路与第二电压跟随及阻抗变换电路的输入端，第二路经电阻R5接地。
优选的，如图2所示，所述第一电压跟随及阻抗变换电路包括运算放大器U1，所述U1的同相输入端为所述第一电压跟随及阻抗变换电路的输入端，所述U1的反相输入端与所述U1的输出端连接，所述U1的输出端为所述第一电压跟随及阻抗变换电路的输出端；
所述第二电压跟随及阻抗变换电路包括运算放大器U2，所述U2的同相输入端为所述第二电压跟随及阻抗变换电路的输入端，所述U2的反相输入端与所述U2的输出端连接，所述U2的输出端为所述第二电压跟随及阻抗变换电路的输出端。
优选的，如图2所示，所述第一程控增益放大电路包括电阻R6、电阻R8、电阻R10-R13、运算放大器U3以及模拟开关组U5，所述U3的同相输入端为所述第一程控增益放大电路的信号输入端，电阻R8的一端与所述U3的同相输入端连接，另一端接地；电阻R6的一端接地，另一端分为两路，第一路与所述U3的反相输入端连接，第二路与所述U5的总接线端连接，所述U5的四个分接线端分别经所述电阻R10-R13后与所述U3的信号输出端连接，所述U3的信号输出端为所述第一程控增益放大电路的信号输出端；
所述第二程控增益放大电路包括电阻R7、电阻R9、电阻R14-R17、运算放大器U4以及模拟开关组U6，所述U4的同相输入端为所述第二程控增益放大电路的信号输入端，电阻R9的一端与所述U4的同相输入端连接，另一端接地；电阻R7的一端接地，另一端分为两路，第一路与所述U4的反相输入端连接，第二路与所述U6的总接线端连接，所述U6的四个分接线端分别经所述电阻R14-R17后与所述U4的信号输出端连接，所述U4的信号输出端为所述第二程控增益放大电路的信号输出端。
优选的，如图2所示，所述第一电压抬升电路包括电阻R18-R24以及运算放大器U7，电源基准芯片U9的电源输出端与电阻R18的一端连接，电阻R18的另一端经可变电阻R19与所述电阻R20的一端连接，电阻R20的另一端接地；电阻R23的一端为所述第一电压抬升电路的信号输入端，所述电阻R23的另一端分为三路，第一路与所述U7的同相输入端连接，第二路经电阻R22与所述U7的输出端连接，第三路经电阻R21与所述可变电阻R19的滑动端连接；电阻R24的一端接地，另一端与所述U7的反相输入端连接，所述U7的输出端为所述第一电压抬升电路的信号输出端；
所述第二电压抬升电路包括电阻R25-R31以及运算放大器U8，电源基准芯片U9的电源输出端与电阻R29的一端连接，电阻R29的另一端经可变电阻R30与所述电阻R31的一端连接，电阻R31的另一端接地；电阻R26的一端为所述第一电压抬升电路的信号输入端，所述电阻R26的另一端分为三路，第一路与所述U8的同相输入端连接，第二路经电阻R27与所述U8的输出端连接，第三路经电阻R28与所述可变电阻R30的滑动端连接；电阻R25的一端接地，另一端与所述U8的反相输入端连接，所述U8的输出端为所述第二电压抬升电路的信号输出端。
优选的，如图2所示，所述第一ADC模块包括ADC芯片U10，所述第二ADC模块包括ADC芯片U11。
优选的，如图2所示，所述时钟控制电路包括反相器U12，所述时钟控制电路的输入端分为两路，第一路为所述时钟控制电路的一个时钟信号输出端，第二路与所述反相器U12的信号输入端连接，所述反相器U12的输出端为所述时钟控制电路的第二个时钟信号输出端。
相比于现有的并行采样前通道放大电路，所述放大电路的结构简单成本低廉，适用于手持设备。所述放大电路使用电阻分压网络替代了价格昂贵的射频功率分配器，在300MHz带宽之内取得了和射频功率分配器相似的电路效果。使用反相器替代了传统并行采样前通道放大电路中的锁相环芯片，大大简化了电路设计，大大降低了电路成本，在400MHz采样率以内的情况下取得了和锁相环芯片相似的性能。
Claims (7)
1.一种并行采样前通道放大电路，其特征在于：包括功率分配器、电压跟随及阻抗变换电路、程控增益放大电路、电压抬升电路、ADC模块以及时钟控制电路，所述功率分配器的输入端接外部输入模拟信号，所述功率分配器的一个输出端依次经第一电压跟随及阻抗变换电路、第一程控增益放大电路、第一电压抬升电路与第一ADC模块的输入端连接，所述功率分配器的另一个输出端依次经第二电压跟随及阻抗变换电路、第二程控增益放大电路、第二电压抬升电路与第二ADC模块的输入端连接；所述时钟控制电路的输入端接外部时钟，时钟控制电路用于将外部的输入时钟调理为两路频率完全相同但是相位偏差180度的时钟信号，并分别为两个ADC模块提供输入时钟；所述功率分配器用于将输入的模拟信号均匀的分成两路功率一致且无相位偏差的模拟信号；所述电压跟随及阻抗变换电路用于完成50欧姆输入系统和高阻系统的阻抗匹配；程控增益放大电路用于对输入信号进行相应的放大或衰减；电压抬升电路用于将输入的模拟信号调理至合适的输入范围并输入ADC模块；ADC模块用于对模拟信号进行模拟数字转换。
2.如权利要求1所述的并行采样前通道放大电路，其特征在于：所述功率分配器包括电阻R1-R5，所述电阻R1的一端为所述功率分配器的信号输入端，所述电阻R1的另一端分为两路，第一路与电阻R2的一端连接，电阻R2的另一端又分为两路，第一路与第一电压跟随及阻抗变换电路的输入端，第二路经电阻R4接地；所述电阻R1的另一端的第二路与电阻R3的一端连接，电阻R3的另一端又分为两路，第一路与第二电压跟随及阻抗变换电路的输入端，第二路经电阻R5接地。
3.如权利要求1所述的并行采样前通道放大电路，其特征在于：所述第一电压跟随及阻抗变换电路包括运算放大器U1，所述U1的同相输入端为所述第一电压跟随及阻抗变换电路的输入端，所述U1的反相输入端与所述U1的输出端连接，所述U1的输出端为所述第一电压跟随及阻抗变换电路的输出端；
所述第二电压跟随及阻抗变换电路包括运算放大器U2，所述U2的同相输入端为所述第二电压跟随及阻抗变换电路的输入端，所述U2的反相输入端与所述U2的输出端连接，所述U2的输出端为所述第二电压跟随及阻抗变换电路的输出端。
4.如权利要求1所述的并行采样前通道放大电路，其特征在于：所述第一程控增益放大电路包括电阻R6、电阻R8、电阻R10-R13、运算放大器U3以及模拟开关组U5，所述U3的同相输入端为所述第一程控增益放大电路的信号输入端，电阻R8的一端与所述U3的同相输入端连接，另一端接地；电阻R6的一端接地，另一端分为两路，第一路与所述U3的反相输入端连接，第二路与所述U5的总接线端连接，所述U5的四个分接线端分别经所述电阻R10-R13后与所述U3的信号输出端连接，所述U3的信号输出端为所述第一程控增益放大电路的信号输出端；
所述第二程控增益放大电路包括电阻R7、电阻R9、电阻R14-R17、运算放大器U4以及模拟开关组U6，所述U4的同相输入端为所述第二程控增益放大电路的信号输入端，电阻R9的一端与所述U4的同相输入端连接，另一端接地；电阻R7的一端接地，另一端分为两路，第一路与所述U4的反相输入端连接，第二路与所述U6的总接线端连接，所述U6的四个分接线端分别经所述电阻R14-R17后与所述U4的信号输出端连接，所述U4的信号输出端为所述第二程控增益放大电路的信号输出端。
5.如权利要求1所述的并行采样前通道放大电路，其特征在于：所述第一电压抬升电路包括电阻R18-R24以及运算放大器U7，电源基准芯片U9的电源输出端与电阻R18的一端连接，电阻R18的另一端经可变电阻R19与所述电阻R20的一端连接，电阻R20的另一端接地；电阻R23的一端为所述第一电压抬升电路的信号输入端，所述电阻R23的另一端分为三路，第一路与所述U7的同相输入端连接，第二路经电阻R22与所述U7的输出端连接，第三路经电阻R21与所述可变电阻R19的滑动端连接；电阻R24的一端接地，另一端与所述U7的反相输入端连接，所述U7的输出端为所述第一电压抬升电路的信号输出端；
所述第二电压抬升电路包括电阻R25-R31以及运算放大器U8，电源基准芯片U9的电源输出端与电阻R29的一端连接，电阻R29的另一端经可变电阻R30与所述电阻R31的一端连接，电阻R31的另一端接地；电阻R26的一端为所述第一电压抬升电路的信号输入端，所述电阻R26的另一端分为三路，第一路与所述U8的同相输入端连接，第二路经电阻R27与所述U8的输出端连接，第三路经电阻R28与所述可变电阻R30的滑动端连接；电阻R25的一端接地，另一端与所述U8的反相输入端连接，所述U8的输出端为所述第二电压抬升电路的信号输出端。
6.如权利要求1所述的并行采样前通道放大电路，其特征在于：所述第一ADC模块包括ADC芯片U10，所述第二ADC模块包括ADC芯片U11。
7.如权利要求1所述的并行采样前通道放大电路，其特征在于：所述时钟控制电路包括反相器U12，所述时钟控制电路的输入端分为两路，第一路为所述时钟控制电路的一个时钟信号输出端，第二路与所述反相器U12的信号输入端连接，所述反相器U12的输出端为所述时钟控制电路的第二个时钟信号输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720412899.7U CN206759425U (zh) | 2017-04-19 | 2017-04-19 | 并行采样前通道放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720412899.7U CN206759425U (zh) | 2017-04-19 | 2017-04-19 | 并行采样前通道放大电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206759425U true CN206759425U (zh) | 2017-12-15 |
Family
ID=60614166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720412899.7U Expired - Fee Related CN206759425U (zh) | 2017-04-19 | 2017-04-19 | 并行采样前通道放大电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206759425U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109194332A (zh) * | 2018-08-22 | 2019-01-11 | 电子科技大学 | 一种四通道输入的40gsps采集系统信号驱动电路 |
| CN109917746A (zh) * | 2019-04-09 | 2019-06-21 | 中国科学院高能物理研究所 | 一种用于小角x射线散射实验的信号分配仪及其分配方法 |
| CN115149917A (zh) * | 2022-09-01 | 2022-10-04 | 南京沁恒微电子股份有限公司 | Mcu及其中的差分运放电路、差分运放方法及系统 |
-
2017
- 2017-04-19 CN CN201720412899.7U patent/CN206759425U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109194332A (zh) * | 2018-08-22 | 2019-01-11 | 电子科技大学 | 一种四通道输入的40gsps采集系统信号驱动电路 |
| CN109194332B (zh) * | 2018-08-22 | 2021-06-04 | 电子科技大学 | 一种四通道输入的40gsps采集系统信号驱动电路 |
| CN109917746A (zh) * | 2019-04-09 | 2019-06-21 | 中国科学院高能物理研究所 | 一种用于小角x射线散射实验的信号分配仪及其分配方法 |
| CN115149917A (zh) * | 2022-09-01 | 2022-10-04 | 南京沁恒微电子股份有限公司 | Mcu及其中的差分运放电路、差分运放方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206759425U (zh) | 并行采样前通道放大电路 | |
| CN204425298U (zh) | 一种微弱交流信号幅值锁定放大器 | |
| CN207939511U (zh) | 一种射频收发器芯片 | |
| CN102184272B (zh) | 一种虚拟测控系统 | |
| CN107543973A (zh) | 一种矩形脉冲信号参数测量仪 | |
| CN206948289U (zh) | 一种单端和差分模拟采样的兼容电路 | |
| CN102195725A (zh) | 无线电台检测模块 | |
| CN109217884A (zh) | 一种支持标准通信制式信号的发射通道装置 | |
| CN206178518U (zh) | 一种程控三相工频电流源 | |
| CN106647922B (zh) | 一种电压跟踪和嵌位电路 | |
| CN206164505U (zh) | 一种优化的模拟信号调理电路 | |
| CN204166775U (zh) | 三阶买比乌斯带型细胞神经网络混沌电路 | |
| CN202978916U (zh) | 八通道tr组件 | |
| US20230155619A1 (en) | Power mixer, radio frequency circuit, device and equipment | |
| CN205643734U (zh) | 一种电法勘探电极转换电路 | |
| CN208283768U (zh) | 通用型数据采集和双模块发送装置 | |
| CN105162451B (zh) | 一种用于软启动器的电流转换装置 | |
| CN207020235U (zh) | 一种变频器三相输出母线单电阻电流采样电路 | |
| CN103424725B (zh) | 基于微控制单元的核磁共振芯片射频发射通道 | |
| CN203691388U (zh) | 一种x波段收发机的前端模块 | |
| CN206990685U (zh) | 用于高压工频电场的测量装置 | |
| CN203632687U (zh) | 用于通信加密的切换电路 | |
| CN204408275U (zh) | 一种s波段双通道下的变频模块 | |
| CN206147030U (zh) | 一种车道控制器多串口短路检测电路 | |
| CN207218689U (zh) | 射频模拟信号高速采集板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171215 Termination date: 20180419 |