CN206650648U - 一种sip‑3封装的双路输出霍尔芯片 - Google Patents

一种sip‑3封装的双路输出霍尔芯片 Download PDF

Info

Publication number
CN206650648U
CN206650648U CN201720207469.1U CN201720207469U CN206650648U CN 206650648 U CN206650648 U CN 206650648U CN 201720207469 U CN201720207469 U CN 201720207469U CN 206650648 U CN206650648 U CN 206650648U
Authority
CN
China
Prior art keywords
nmos tube
sip
voltage
amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201720207469.1U
Other languages
English (en)
Inventor
张周良
范忠良
蒋富根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI SENTECH AUTOMOTIVE ELECTRONIC CO Ltd
Original Assignee
SHANGHAI SENTECH AUTOMOTIVE ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI SENTECH AUTOMOTIVE ELECTRONIC CO Ltd filed Critical SHANGHAI SENTECH AUTOMOTIVE ELECTRONIC CO Ltd
Priority to CN201720207469.1U priority Critical patent/CN206650648U/zh
Application granted granted Critical
Publication of CN206650648U publication Critical patent/CN206650648U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本实用新型提供一种SIP‑3封装的双路输出霍尔芯片,包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻;第一驱动模块用于提供第一驱动电流;第二驱动模块用于提供第二驱动电流;第一NMOS管的漏极与第一信号输出引脚相连,源极接地;第二NMOS管的漏极与第二信号输出引脚相连,源极接地;第一下拉电阻的一端接地,另一端与第一NMOS管的栅极相连;第二下拉电阻的一端接地,另一端与第二NMOS管的栅极相连;第一驱动模块在第一下拉电阻处的电压和第二驱动电流在第二下拉电阻处的电压同时仅使第一NMOS管和第二NMOS管中的一个导通。本实用新型的SIP‑3封装的双路输出霍尔芯片能够在SIP‑3封装下实现双路信号输出。

Description

一种SIP-3封装的双路输出霍尔芯片
技术领域
本实用新型涉及半导体芯片的技术领域,特别是涉及一种SIP-3封装的双路输出霍尔芯片。
背景技术
当一块通有电流的金属或半导体薄片垂直地放在磁场中时,薄片的两端就会产生电位差,这种现象被称为霍尔效应。霍尔芯片是一种基于霍尔效应的磁传感器,其在霍尔效应原理的基础上,利用集成封装和组装工艺制作而成,可方便的把磁输入信号转换成实际应用中的电信号,同时又具备工业场合实际应用易操作和可靠性的要求。具体地,霍尔开关输出为数字量,将许多非电、非磁的物理量,例如力、力矩、压力、应力、位置、位移、速度、加速度、角度、角速度、转数、转速以及工作状态发生变化的时间等,转变成电量来进行检测和控制。例如,将霍尔元件集成的开关按预定位置有规律地布置在物体上,当装在运动物体上的永磁体经过它时,可以从测量电路上获得脉冲信号。根据脉冲信号序列可以传感出该运动物体的位移。若测出单位时间内发出的脉冲数,则可以确定其运动速度。
现有技术中,霍尔芯片包括图1所示的SIP-3封装的单路输出霍尔芯片和图2所示的SIP-4封装的双路输出霍尔芯片。SIP-3封装的单路输出霍尔芯片的三个引脚分别为电源正极引脚、电源负极引脚和信号输出引脚。SIP-4封装的双路输出霍尔芯片的四个引脚分别为电源正极引脚、电源负极引脚、第一信号输出引脚和第二信号输出引脚。
SIP-3封装的单路输出霍尔芯片的宽度为4.1mm。当采用单个SIP-3封装的单路输出霍尔芯片控制两路输出信号时,不能实现冗余设计。若霍尔芯片发生损坏时,两路输出信号将同时出现故障,导致该结构的霍尔芯片的可靠性差。
SIP-4封装的双路输出霍尔芯片的封装宽度为5.4mm。当采用SIP-4封装的双路输出霍尔芯片控制两路输出信号时,当其中一路输出信号失效时,能够根据两路输出信号的状态及时发现以作出相应措施,故该结构的霍尔芯片可靠性好。然而,SIP-4封装的双路输出霍尔芯片对结构空间、磁铁的设计方案和信号的一致性处理带来了不便。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种SIP-3封装的双路输出霍尔芯片,能够在SIP-3封装下实现双路信号输出,并克服霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。
为实现上述目的及其他相关目的,本实用新型提供一种SIP-3封装的双路输出霍尔芯片,包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻;所述第一驱动模块用于提供第一驱动电流,包括第一霍尔元件、同相比较放大器和第一电压电流转换器;所述同相比较放大器的第一输入端与电源正极引脚相连,第二输入端与所述第一霍尔元件相连,输出端与所述第一电压电流转换器的输入端相连,所述第一电压电流转换器的输出端与所述第一NMOS管的栅极相连;所述第二驱动模块用于提供第二驱动电流,包括第二霍尔元件、反向比较放大器和第二电压电流转换器;所述反相比较放大器的第一输入端与所述电源正极引脚相连,第二输入端与所述第二霍尔元件相连,输出端与所述第二电压电流转换器的输入端相连,所述第二电压电流转换器的输出端与所述第二NMOS管的栅极相连;所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端极性相同;所述第一NMOS管的漏极与第一信号输出引脚相连,源极接地;所述第二NMOS管的漏极与第二信号输出引脚相连,源极接地;所述第一下拉电阻的一端接地,另一端与所述第一NMOS管的栅极相连;所述第二下拉电阻的一端接地,另一端与所述第二NMOS管的栅极相连;所述第一驱动电流在所述第一下拉电阻处的电压和所述第二驱动电流在所述第二下拉电阻处的电压同时仅使所述第一NMOS管和所述第二NMOS管中的一个导通。
于本实用新型一实施例中,所述第一NMOS管的导通电压和所述第二NMOS管的导通电压相同。
于本实用新型一实施例中,所述同相比较放大器和所述反相比较放大器的放大增益相同。
于本实用新型一实施例中,所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端均为正输入端。
于本实用新型一实施例中,所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端均为负输入端。
于本实用新型一实施例中,所述第一下拉电阻和所述第二下拉电阻的阻值相同。
于本实用新型一实施例中,所述第一电压电流转换器和所述第二电压电流转换器的输出电流与输入电压的比值相同。
于本实用新型一实施例中,所述SIP-3封装的双路输出霍尔芯片的宽度为4.1mm。
如上所述,本实用新型的SIP-3封装的双路输出霍尔芯片,具有以下有益效果:
(1)能够在SIP-3封装下实现双路信号输出;
(2)克服了霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。
附图说明
图1显示为现有技术中SIP-3封装的单路输出霍尔元件的结构示意图;
图2显示为现有技术中SIP-4封装的双路输出霍尔芯片的结构示意图;
图3显示为本实用新型的SIP-3封装的双路输出霍尔芯片的结构示意图;
图4显示为本实用新型中第一驱动模块的一个优选实施例的结构示意图;
图5显示为本实用新型中第二驱动模块的一个优选实施例的结构示意图。
元件标号说明
1 第一驱动模块
11 第一霍尔元件
12 同相比较放大器
13 第一电压电流转换器
2 第二驱动模块
21 第二霍尔元件
22 反向比较放大器
23 第二电压电流转换器
3 第一下拉电阻
4 第二下拉电阻
5 第一NMOS管
6 第二NMOS管
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式,熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本实用新型可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本实用新型可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本实用新型可实施的范畴。
本实用新型的SIP-3封装的双路输出霍尔芯片能够在SIP-3封装下实现双路信号输出,同时克服了霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。
如图3所示,本实用新型的SIP-3封装的双路输出霍尔芯片包括三个输出引脚,分别为电源正极引脚、第一信号输出引脚和第二信号输出引脚。
具体地,本实用新型的SIP-3封装的双路输出霍尔芯片包括第一驱动模块1、第二驱动模块2、第一NMOS管5、第二NMOS管6、第一下拉电阻3和第二下拉电阻4。
第一驱动模块1用于提供第一驱动电流,如图4所示,包括第一霍尔元件11、同相比较放大器12和第一电压电流转换器13;同相比较放大器12的第一输入端与电源正极引脚相连,第二输入端与第一霍尔元件11相连,输出端与第一电压电流转换器13的输入端相连,第一电压电流转换器13的输出端与第一NMOS管5的栅极相连。
第二驱动模块2用于提供第二驱动电流,如图5所示,包括第二霍尔元件21、反向比较放大器22和第二电压电流转换器23;反相比较放大器22的第一输入端与电源正极引脚相连,第二输入端与第二霍尔元件21相连,输出端与第二电压电流转换器23的输入端相连,第二电压电流转换器23的输出端与第二NMOS管的栅极相连。
同相比较放大器12的第一输入端和反相比较放大器22的第一输入端极性相同。
第一NMOS管的5漏极与第一信号输出引脚相连,源极接地;第二NMOS管6的漏极与第二信号输出引脚相连,源极接地。
第一下拉电阻3的一端接地,另一端与第一NMOS管5的栅极相连。
第二下拉电阻4的一端接地,另一端与第二NMOS管6的栅极相连。
第一驱动电流在第一下拉电阻3处的电压和第二驱动电流在第二下拉电阻4处的电压同时仅使第一NMOS管5和第二NMOS管6中的一个导通。
下面简述一下本实用新型的SIP-3封装的双路输出霍尔芯片的电路原理。第一驱动模块和第二驱动模块分别提供第一驱动电流和第二驱动电流,并通过第一下拉电阻和第二下拉电阻分别向第一NMOS管和第二NMOS管的栅极提供一栅极电压。由于第一NMOS管和第二NMOS管的源极接地,故当上述栅极电压大于NMOS管的导通电压时,NMOS管导通,漏极输出低电平;当上述栅极电压小于NMOS管的导通电压时,NMOS管截止,漏极输出高电平。由于第一驱动电流在第一下拉电阻处的电压和第二驱动电流在第二下拉电阻处的电压同时仅有一个大于NMOS管的导通电压,故第一信号输出引脚和第二信号输出引脚分别输出高低电平,从而实现霍尔芯片的开关控制。
优选地,第一NMOS管的导通电压和第二NMOS管的导通电压相同。
优选地,同相比较放大器和反相比较放大器的放大增益相同。
优选地,同相比较放大器的第一输入端和反相比较放大器的第一输入端均为正输入端。
优选地,同相比较放大器的第一输入端和反相比较放大器的第一输入端均为负输入端。
优选地,第一下拉电阻和第二下拉电阻的阻值相同。
优选地,第一电压电流转换器和第二电压电流转换器的输出电流与输入电压的比值相同。
优选地,本实用新型的SIP-3封装的双路输出霍尔芯片的宽度为4.1mm。
下面简单阐述一下本实用新型的SIP-3封装的双路输出霍尔芯片的使用原理。
具体地,使用时将第一信号输出引脚和第二信号输出引脚分别通过第一上拉电阻和第二上拉电阻连接到外部电源。
当磁铁S极感应第一霍尔元件和第二霍尔元件时,第一驱动模块在第一下拉电阻处的电压为高电平,第一NMOS管导通,则第一信号输出引脚输出为低电平,第二驱动模块在第二下拉电阻处的电压为低电平,第二NMOS管截止,则第二信号输出引脚输出为高电平。
当磁铁N极感应第一霍尔元件和第二霍尔元件时,第一驱动模块在第一下拉电阻处的电压为低电平,第一NMOS管截止,则第一信号输出引脚输出为高电平,第二驱动模块在第二下拉电阻处的电压为高电平,第二NMOS管导通,则第二信号输出引脚输出为低电平。
因此,本实用新型的SIP-3封装的双路输出霍尔芯片能够同时输出高电平和低电平两路信号,当其中一路输出信号失效时,能够根据两路输出信号的状态及时发现以作出相应措施,从而具有高可靠性。
综上所述,本实用新型的SIP-3封装的双路输出霍尔芯片能够在SIP-3封装下实现双路信号输出;克服了霍尔芯片在结构空间、磁铁设计和信号的一致性处理方面的局限。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (8)

1.一种SIP-3封装的双路输出霍尔芯片,其特征在于:包括第一驱动模块、第二驱动模块、第一NMOS管、第二NMOS管、第一下拉电阻和第二下拉电阻;
所述第一驱动模块用于提供第一驱动电流,包括第一霍尔元件、同相比较放大器和第一电压电流转换器;所述同相比较放大器的第一输入端与电源正极引脚相连,第二输入端与所述第一霍尔元件相连,输出端与所述第一电压电流转换器的输入端相连,所述第一电压电流转换器的输出端与所述第一NMOS管的栅极相连;
所述第二驱动模块用于提供第二驱动电流,包括第二霍尔元件、反向比较放大器和第二电压电流转换器;所述反相比较放大器的第一输入端与所述电源正极引脚相连,第二输入端与所述第二霍尔元件相连,输出端与所述第二电压电流转换器的输入端相连,所述第二电压电流转换器的输出端与所述第二NMOS管的栅极相连;
所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端极性相同;
所述第一NMOS管的漏极与第一信号输出引脚相连,源极接地;所述第二NMOS管的漏极与第二信号输出引脚相连,源极接地;
所述第一下拉电阻的一端接地,另一端与所述第一NMOS管的栅极相连;
所述第二下拉电阻的一端接地,另一端与所述第二NMOS管的栅极相连;
所述第一驱动电流在所述第一下拉电阻处的电压和所述第二驱动电流在所述第二下拉电阻处的电压同时仅使所述第一NMOS管和所述第二NMOS管中的一个导通。
2.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述第一NMOS管的导通电压和所述第二NMOS管的导通电压相同。
3.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述同相比较放大器和所述反相比较放大器的放大增益相同。
4.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端均为正输入端。
5.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述同相比较放大器的第一输入端和所述反相比较放大器的第一输入端均为负输入端。
6.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述第一下拉电阻和所述第二下拉电阻的阻值相同。
7.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述第一电压电流转换器和所述第二电压电流转换器的输出电流与输入电压的比值相同。
8.根据权利要求1所述的SIP-3封装的双路输出霍尔芯片,其特征在于:所述SIP-3封装的双路输出霍尔芯片的宽度为4.1mm。
CN201720207469.1U 2017-03-06 2017-03-06 一种sip‑3封装的双路输出霍尔芯片 Expired - Fee Related CN206650648U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720207469.1U CN206650648U (zh) 2017-03-06 2017-03-06 一种sip‑3封装的双路输出霍尔芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720207469.1U CN206650648U (zh) 2017-03-06 2017-03-06 一种sip‑3封装的双路输出霍尔芯片

Publications (1)

Publication Number Publication Date
CN206650648U true CN206650648U (zh) 2017-11-17

Family

ID=60281069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720207469.1U Expired - Fee Related CN206650648U (zh) 2017-03-06 2017-03-06 一种sip‑3封装的双路输出霍尔芯片

Country Status (1)

Country Link
CN (1) CN206650648U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540118A (zh) * 2017-03-06 2018-09-14 上海森太克汽车电子有限公司 一种sip-3封装的双路输出霍尔芯片
CN110161276A (zh) * 2019-04-29 2019-08-23 株洲电力机车电机修造有限公司 一种用于轨道车辆牵引电机的速度传感器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540118A (zh) * 2017-03-06 2018-09-14 上海森太克汽车电子有限公司 一种sip-3封装的双路输出霍尔芯片
CN108540118B (zh) * 2017-03-06 2024-06-18 上海森太克汽车电子有限公司 一种sip-3封装的双路输出霍尔芯片
CN110161276A (zh) * 2019-04-29 2019-08-23 株洲电力机车电机修造有限公司 一种用于轨道车辆牵引电机的速度传感器

Similar Documents

Publication Publication Date Title
CN202256454U (zh) 一种电流传感器
CN102298126B (zh) 独立封装的桥式磁场传感器
EP3467530B1 (en) Magnetoresistive sensor having compensating coil
US9857434B2 (en) Push-pull bridge-type magnetic sensor for high-intensity magnetic fields
EP2801834A1 (en) Current sensor
CN206650648U (zh) 一种sip‑3封装的双路输出霍尔芯片
CN103278783B (zh) 磁场传感器和霍尔器件
CN102279305A (zh) 闭环磁平衡式霍尔电流式传感器
CN213600772U (zh) 一种电流传感器
CN104345758B (zh) 一种超导量子干涉器件偏置放大电路
CN108195442A (zh) Tmr液位传感器
CN206223841U (zh) 一种低压检测电路和半桥驱动芯片
CN108540118A (zh) 一种sip-3封装的双路输出霍尔芯片
CN213423312U (zh) 一种闭环电流传感器用驱动电路
CN104568033A (zh) 高频励磁装置
CN115728682A (zh) 一种具有垂直线性响应的tmr全桥磁传感器
CN207908005U (zh) Tmr液位传感器
CN204595058U (zh) 非接触式电流测定装置
TWI493762B (zh) Two - dimensional folded Hall - sensing element
CN209820546U (zh) 一种防磁计量装置
CN202583289U (zh) 穿芯式高精度闭环型霍尔电流传感器用单电源电子线路
CN208706362U (zh) 一种简易低功耗的380v电永磁控制器装置
CN208013290U (zh) 应用于磁电流传感器的快速过流检测电路
CN205912027U (zh) 基于霍尔感应的8路限位开关板
CN206533352U (zh) 一种电压到时间转换电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171117

Termination date: 20210306