CN206649085U

CN206649085U - 一种采集脉冲上升时间的装置

Info

Publication number: CN206649085U
Application number: CN201720378152.4U
Authority: CN
Inventors: 王丽娜; 杨绪森; 程铃
Original assignee: Nanjing University of Information Science and Technology
Current assignee: Nanjing University of Information Science and Technology
Priority date: 2017-04-12
Filing date: 2017-04-12
Publication date: 2017-11-17
Anticipated expiration: 2027-04-12

Abstract

本实用新型提供一种采集脉冲上升时间的装置，包括高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD，所述高速缓冲电路的输入端接脉冲信号、输出端接自动增益控制电路输入端，所述自动增益控制电路分别与10%滞回比较器和90%滞回比较器相连，10%滞回比较器和90%滞回比较器的输入端均与复杂可编程逻辑器CPLD相连。

Description

一种采集脉冲上升时间的装置

技术领域

本实用新型涉及一种采集脉冲上升时间的装置，属于电子信息技术领域。

背景技术

在电子系统中，脉冲信号是最常见的信号之一。脉冲信号重要的指标之一就是上升时间，上升时间是衡量信号发生器等仪器性能指标之一，同时在很多领域，上升时间包含了很多重要的信息，特别是在高频电子系统中，脉冲信号的上升时间更是重要的参数。所以准确测量脉冲的上升时间是很有必要的。脉冲的上升时间是指脉冲从幅度的10%处上升到幅度的90%处所需的时间。

实用新型内容

本实用新型为了解决现有技术中存在的上述缺陷和不足，提供了一种采集脉冲上升时间的装置，精度高、成本较低。

为解决上述技术问题，本实用新型提供一种采集脉冲上升时间的装置，包括高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD，所述高速缓冲电路的输入端接脉冲信号、输出端接自动增益控制电路输入端，所述自动增益控制电路分别与10%滞回比较器和90%滞回比较器相连，10%滞回比较器和90%滞回比较器的输入端均与复杂可编程逻辑器CPLD相连；

其中，所述高速缓冲电路包括放大器芯片THS3001和电源输入排针J1，电源输入排针J1上J1.1和J1.2为-5V电源引脚，J1.3和J1.4为GND引脚，J1.5和J1.6为+5V电源引脚；放大器芯片THS3001脚1、脚5和脚8悬空；脚2余输入接口P2之间串联电阻R4，电阻R4与输入接口P2之间接入一与地串联的电阻R3；脚3与地之间串联一电阻R2；脚4和地之间并联电容C5和CD2、和电源引脚J1.5、J1.6之间串联一电感L2；脚6与脚2之间串联一反馈电阻R5、与输出端口P3之间串联一电阻R6；脚7与地之间并联电容C4和CD1、和电源引脚J1.1、J1.2之间串联一电感L1。

进一步，所述自动增益控制电路包括增益放大器VCA810、双运算放大器TL082、高速比较器AD8561和高速放大器OPA690；

增益放大器VCA810的脚1与输入端口SMB直接相连、与地之间串联一电阻R2；脚2与地直接相连；脚3与地之间串联一电容C1、与双运算放大器TL082的脚7之间串联一电阻R5；脚4悬空；脚5与高速放大器OPA690的脚3之间串联一电阻R10；脚6接+5V电源；脚7接-5V电源；脚8与地之间串联一电阻R9；

双运算放大器TL082的脚1与脚6之间串联一反馈电阻R3；脚2与脚1之间相连；脚3分别与分压电阻R1和R4相连；脚4接-5V电源；脚5与高速比较器AD8561的脚2之间串联一电阻R7和一个二极管D1、与地之间并联三个电容C6、C7和C8、与地之间串联三个电阻R81、R82和R83；脚6与脚7之间串联一电阻R6；脚7与增益放大器VCA810的脚3之间串联一电阻R5、与脚6之间串联一电阻R6；脚8接+5V电源；

高速比较器AD8561的脚1悬空；脚2与二极管D1的正极相连；脚3与脚4相连；脚4与地之间串联一电感L7；脚5接-5V电源；脚6与地之间串联一电容C3、与地之间串联电阻R13和可变电阻R15；脚7和高速放大器OPA690的脚3之间串联一电阻R11；脚8接+5V电源；

高速放大器OPA690的脚1悬空；脚2与脚6之间串联一个电阻R12；脚3与增益放大器VCA810的脚5之间串联一电阻R10；脚4接-5V电源；脚5悬空；脚6与信号输出端口SMB之间串联一电阻R14；脚7接+5V电源；脚8悬空。

进一步，10%滞回比较器和90%滞回比较器的滞回比较电路包括高速比较芯片TLV3501，其中，高速比较芯片TLV3501的脚1悬空；脚2与信号输入端口P5和J3.1直接相连、与地之间串联一电阻R1；脚3与参考电压引脚J3.2之间串联一电阻R3，参考电压引脚J3.2与地之间串联一电阻R2；脚4接地；脚5悬空；脚6与脚3之间串联一个电阻R4、直接与信号输出端口J6和J4相连；脚7与+5V电源接口J2.1相连、与地之间并联两个电容C1和C2；脚8接地。

进一步，还包括壳体，所述高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD固定在所述壳体内。

进一步，所述壳体的侧壁上设有BNC通用接口、前壁上设有数码管显示屏。

进一步，所述壳体的后壁上设有一固定座，所述固定座表面设有一T字形凸起，所述壳体的后壁上设有一T字形凹槽，固定座和壳体通过T字形凸起和T字形凹槽卡接固定在一起。

本实用新型所达到的有益技术效果：本实用新型提供的装置所使用的器件数量较少，成本低；通过高速缓冲电路对信号进行调理，使得装置能够采集到频率在1Hz-100MHz、幅值在10mV-10V之间的信号，高带宽足以满足大部分需要。

附图说明

图1本实用新型组成框图；

图2本实用新型之高速缓冲电路图；

图3本实用新型之自动增益控制电路图；

图4本实用新型之滞回比较电路图；

图5本实用新型外形结构示意图。

具体实施方式

下面结合具体实施例对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

下面结合附图和实施例对本实用新型专利进一步说明。

如图1-4所示，本实用新型提供一种采集脉冲上升时间的装置，包括高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD，所述高速缓冲电路的输入端接脉冲信号、输出端接自动增益控制电路输入端，所述自动增益控制电路分别与10%滞回比较器和90%滞回比较器相连，10%滞回比较器和90%滞回比较器的输入端均与复杂可编程逻辑器CPLD相连；

高速缓冲电路用来接入输入信号，由于通用信号线为50欧姆阻抗，所以其输入端设计了一个50欧姆对地电阻R3，从而实现阻抗匹配。在输入端串联一个电阻R4，配合放大器芯片THS3001高速放大器的特性，能够实现高输入阻抗，使得信号更加稳定。由于放大器芯片THS3001放大器具有450MHz的增益带宽，6500V/us的压摆率，所以能够驱动后级的大负载，完全符合高速信号的处理要求。同时，通过电阻分压原理将输入下一级的信号衰减，能够增大系统测量信号的幅值范围，使得幅值在10mV-10V之间的信号都能准确测量，大大提高了该装置的性能；

所述自动增益控制电路包括增益放大器VCA810、双运算放大器TL082、高速比较器AD8561和高速放大器OPA690；

自动增益控制电路AGC与高速缓冲电路相连，接收高速缓冲电路的输出信号，第一级采用宽带、增益可控的增益放大器VCA810，其最大的特点在于能够实现-40dB—40dB的线性增益控制，使得输出信号基本保持不变。最后一级使用高速放大器OPA690作为缓冲级，使得信号更加稳定，同时，通过改变R12的大小，可以控制输出信号的幅值，使得输出信号满足系统设计需求，保证下一级电路的正常工作及准确处理；

10%滞回比较器和90%滞回比较器的滞回比较电路包括高速比较芯片TLV3501，其中，高速比较芯片TLV3501的脚1悬空；脚2与信号输入端口P5和J3.1直接相连、与地之间串联一电阻R1；脚3与参考电压引脚J3.2之间串联一电阻R3，参考电压引脚J3.2与地之间串联一电阻R2；脚4接地；脚5悬空；脚6与脚3之间串联一个电阻R4、直接与信号输出端口J6和J4相连；脚7与+5V电源接口J2.1相连、与地之间并联两个电容C1和C2；脚8接地。

10%滞回比较器和90%滞回比较器同时与自动增益控制电路AGC相连接，接收AGC电路的输出信号，其主要采用高速比较芯片TLV3501，能够实现轨到轨输入输出，上升时间仅为4.5ns，足够处理高速信号。实现上述功能的电路设计为滞回比较电路，能够保证信号的稳定性，不会再阈值出多次跳变，通过改变电阻R4的大小，可以方便的调节滞回电压的大小，确保滞回电压范围合适；

如图5所示，该装置还包括壳体1，所述高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD固定在所述壳体内。所述壳体的侧壁上设有BNC通用接口2、前壁上设有数码管显示屏3。不但小巧便于携带，而且使用方便

所述壳体1的后壁上设有一固定座4，所述固定座4表面设有一T字形凸起6，所述壳体1的后壁上设有一T字形凹槽5，固定座4和壳体通过T字形凸起6和T字形凹槽5卡接固定在一起。使用时，将壳体1固定在固定座4上，防止因移动而损坏壳体4内部元器件。

以上已以较佳实施例公布了本实用新型，然其并非用以限制本实用新型，凡采取等同替换或等效变换的方案所获得的技术方案，均落在本实用新型的保护范围内。

Claims

1.一种采集脉冲上升时间的装置，其特征在于：包括高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD，所述高速缓冲电路的输入端接脉冲信号、输出端接自动增益控制电路输入端，所述自动增益控制电路分别与10%滞回比较器和90%滞回比较器相连，10%滞回比较器和90%滞回比较器的输入端均与复杂可编程逻辑器CPLD相连；

2.根据权利要求1所述的采集脉冲上升时间的装置，其特征在于：所述自动增益控制电路包括增益放大器VCA810、双运算放大器TL082、高速比较器AD8561和高速放大器OPA690；

3.根据权利要求1所述的采集脉冲上升时间的装置，其特征在于：10%滞回比较器和90%滞回比较器的滞回比较电路包括高速比较芯片TLV3501，其中，高速比较芯片TLV3501的脚1悬空；脚2与信号输入端口P5和J3.1直接相连、与地之间串联一电阻R1；脚3与参考电压引脚J3.2之间串联一电阻R3，参考电压引脚J3.2与地之间串联一电阻R2；脚4接地；脚5悬空；脚6与脚3之间串联一个电阻R4、直接与信号输出端口J6和J4相连；脚7与+5V电源接口J2.1相连、与地之间并联两个电容C1和C2；脚8接地。

4.根据权利要求1所述的采集脉冲上升时间的装置，其特征在于：还包括壳体，所述高速缓冲电路、自动增益控制电路、10%滞回比较器、90%滞回比较器和复杂可编程逻辑器CPLD固定在所述壳体内。

5.根据权利要求4所述的采集脉冲上升时间的装置，其特征在于：所述壳体的侧壁上设有BNC通用接口、前壁上设有数码管显示屏。

6.根据权利要求4所述的采集脉冲上升时间的装置，其特征在于：所述壳体的后壁上设有一固定座，所述固定座表面设有一T字形凸起，所述壳体的后壁上设有一T字形凹槽，固定座和壳体通过T字形凸起和T字形凹槽卡接固定在一起。