CN206594670U - 一种系统级封装安全芯片 - Google Patents

Abstract

本实用新型涉及为微电子领域，公开了一种系统级封装安全芯片，该安全芯片包含：一个或多个加密算法硬件加速器；协处理器，与所述一个或多个加密算法硬件加速器相连，用于调度和协调所述一个或多个加密算法硬件加速器，以对待加密数据进行加密；以及外围接口，与所述协处理器和/或所述一个或多个加密算法硬件加速器相连。该系统级封装安全芯片具有数据加密的功能，可对待发送的数据进行加密，从而保证数据安全。

Description

一种系统级封装安全芯片

技术领域

本实用新型涉及微电子领域，具体地，涉及一种系统级封装安全芯片。

背景技术

物联网(Internet of Things)是新一代信息技术的重要组成部分，物联网就是物物相连的互联网。它利用局部网络或互联网等通信技术把传感器、控制器、机器、人员和物等通过新的方式联在一起，形成人与物、物与物相联，实现信息化、远程管理控制和智能化的网络。它是一种建立在互联网上的泛在网络。物联网技术的重要基础和核心仍旧是互联网，通过各种有线和无线网络与互联网融合，将物体的信息实时准确地传递出去。在物联网上的传感器定时采集的信息需要通过网络传输，由于其数量极其庞大，形成了海量信息，在传输过程中，为了保障数据的正确性和及时性，必须适应各种异构网络和协议。

随着物联网对高集成度、超小尺寸以及超低功耗等芯片的不断需求，以及芯片及通讯技术的不断进步，联网设备需要将更多的功能芯片封装在一个系统级封装(SiP)里面，预计在未来5到10年的时间里，80％的物联网智慧家居和可穿戴设备将会采用SiP模组，因为SiP尺寸更小，具有更好的抗机械和化学腐蚀能力，能够显著缩短产品研制和投放市场的周期，无线射频性能更稳定，可靠性更高等诸多优点。

图1为现有的一种可应用于物联网的SiP模块的方块图。该SiP模块包含BB/MAC/PHY处理单元100、射频前端模块102、滤波器110、滤波器112、振荡器106、振荡器108、以及存贮器104。BB/MAC/PHY处理单元100用于传送或接收并处理信号。射频模块102连接于BB/MAC/PHY处理单元100，用于处理射频信号和射频传输的协定。BB/MAC/PHY处理单元100包含连接于射频前端模块102的传送/接收方式选择端口，使BB/MAC/PHY处理单元100能决定一处理方式。存贮器连104接于BB/MAC/PHY处理单元100，其中该存贮器可以是非易失性(non-volatile)存贮器。射频前端模块102包含第一天线端口和第二天线端口，以连接至第一天线和第二天线。因此，BB/MAC/PHY处理单元100包含连接至射频前端102的天线分集选择端口，使BB/MAC/PHY处理单元100可以选择一天线分集方式。BB/MAC/PHY处理单元100还包含蓝牙端口，以连接至蓝牙模块。BB/MAC/PHY处理单元100包含区域总线端口以连接至一区域总线。在现有技术中，通用输入/输出装置(GPIO)、联合测试行动小组连接器(JTAGconnector)、初值化组态、区域总线、压缩闪存存贮器、和保密数字输入输出/通用串列周边接口(SDIO/GSPI)分别连接至BB/MAC/PHY处理单元100的对应的连接端口，以执行其预先设定的功能。

然而，随着物联网对芯片在其各方面性能上的不断需求，图1所示的SiP模块以越来越难以满足物联网的需求，尤其是在数据传输安全性方面，上述SiP模块由于不具备安全芯片，所发出的数据缺乏硬件安全保护，数据在空气中传播时被拦截后易于破解。

实用新型内容

本实用新型的目的是为了克服现有技术存在的安全性问题，提供了一种系统级封装安全芯片，该系统级封装安全芯片具有数据加密的功能，可对待发送的数据进行加密，从而保证数据安全。

为了实现上述目的，本实用新型一方面提供一种系统级封装安全芯片，该安全芯片包含：一个或多个加密算法硬件加速器；协处理器，与所述一个或多个加密算法硬件加速器相连，用于调度和协调所述一个或多个加密算法硬件加速器，以对待加密数据进行加密；以及外围接口，与所述协处理器和/或所述一个或多个加密算法硬件加速器相连。

可选的，所述一个或多个加密算法硬件加速器包含以下中的一者或多者：国密算法SM2硬件加速器、国密算法SM3硬件加速器、国密算法SM4硬件加速器、国密算法SSF33硬件加速器、高级加密标准AES算法硬件加速器、以及数据加密标准DES算法硬件加速器。

可选的，所述外围接口包含以下一者或多个：通用异步收发传输器UART接口、串行外设接口SPI、以及通用输入/输出GPIO接口。

可选的，该安全芯片还包含：电源监测及管理单元，与所述协处理器相连，用于为所述安全芯片上的各个部件提供电力。

可选的，该安全芯片还包含：安全控制单元，连接在所述电源监测及管理单元与所述协处理器之间，用于侦测该安全芯片的电源和频率。

可选的，该安全芯片还包含以下中的一者或多者：闪存存取存储器及随机存取存储器。

可选的，该安全芯片还包含：时钟，与所述协处理器相连。

可选的，该安全芯片还包含：系统总线单元，所述协处理器与所述安全芯片上的其他部件通过该系统总线单元相连。

可选的，所述系统总线单元包含：第一系统总线单元，用于连接所述协处理器、一个或多个加密算法硬件加速器、串行外设接口SPI、以及闪存存取存储器；第二系统总线单元，用于连接所述协处理器、通用异步收发传输器UART接口、以及通用输入/输出GPIO接口；以及第三系统总线单元，用于连接所述协处理器、直接内存存取DMA控制器、随机存取存储器、以及时钟。

通过上述技术方案，可使得数据经过该安全芯片进行安全加密之后再发送出去，接收端也可采用相应的解密方案进行解密，从而保证数据传输的安全性。

本实用新型的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1为现有的一种可应用于物联网的SiP模块的方块图；

图2为本实用新型一实施例提供的系统级封装安全芯片的结构示意图；

图3为本实用新型另一实施例提供的系统级封装安全芯片的结构示意图；

图4为本实用新型一实施例提供的系统级封装Wifi芯片的结构示意图；

图5为本实用新型一实施例提供的系统级封装Wifi芯片的制作工艺流程图；

图6为本实用新型另一实施例提供的系统级封装Wifi芯片的制作工艺流程图；

图7为本实用新型一实施例提供的包含采用圆片级芯片尺度封装(WLCSP)的Wifi芯片及采用WLCSP的安全芯片的系统级封装芯片的结构示意图；

图8为本实用新型另一实施例提供的包含采用裸片的Wifi芯片及采用裸片的安全芯片的系统级封装芯片的结构示意图；

图9为本实用新型再一实施例提供的包含采用WLCSP的Wifi芯片及采用裸片的安全芯片的系统级封装芯片的结构示意图；以及

图10为实用新型又一实施例提供的包含采用采用裸片的Wifi芯片及采用WLCSP的安全芯片的系统级封装芯片的结构示意图。

具体实施方式

以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。

图2为本实用新型一实施例提供的系统级封装安全芯片的结构示意图。如图2所示，本实用新型一实施例提供的系统级封装安全芯片包含：一个或多个加密算法硬件加速器310；协处理器320，与所述一个或多个加密算法硬件加速器310相连，用于调度和协调所述一个或多个加密算法硬件加速器310，以对待加密数据进行加密；以及外围接口330，与所述协处理器320和/或所述一个或多个加密算法硬件加速器310相连，从而使得所述协处理器320可通过调度所述加密算法硬件加速器310对通过外围接口330接收的数据进行加密，而所述一个或多个加密算法硬件加速器310亦可通过所述外围接口330而直接被外部设备调动，以对该外部设备所需加密的数据进行加密。通过该系统级封装安全芯片，可使得数据经过该安全芯片进行安全加密之后再发送出去，接收端也可采用相应的解密方案进行解密，从而保证数据传输的安全性。

图3为本实用新型另一实施例提供的系统级封装安全芯片的结构示意图。如图3所示，所述一个或多个加密算法硬件加速器310包含以下中的一者或多者：国密算法SM2硬件加速器311、国密算法SM3硬件加速器312、国密算法SM4硬件加速器313、国密算法SSF33硬件加速器314、高级加密标准AES算法硬件加速器315、以及数据加密标准DES算法硬件加速器316。当然本实用新型并不限于此，其他安全加密算法亦可适用于此，例如DES、3DES、AES(多至256位)等对称加密算法，RSA(多达2048位)、ECC(多达512位)等非对称加密算法。如若需呀，所述一个或多个加密算法硬件加速器310还可支持SHA(多达512位)hash，并内置真随机数模块。

可选的，所述外围接口可包含以下一者或多个：通用异步收发传输器UART接口331、串行外设接口SPI 332、以及通用输入/输出GPIO接口333。当然本实用新型并不限于此，其他可实现与外部设备进行通信的接口亦可适用于此。

可选的，该安全芯片还可包含：电源监测及管理单元340，与所述协处理器320相连，用于为所述安全芯片上的各个部件提供电力。所述协处理器可320负责所述安全芯片上的各个部件的电力供应。

可选的，该安全芯片还可包含：安全控制单元350，连接在所述电源监测及管理单元340与所述协处理器320之间，用于侦测该安全芯片的电源和频率，防止外部通过测量电源波形和频率进行攻击。

可选的，该安全芯片还可包含以下中的一者或多者：闪存存取存储器361及随机存取存储器RAM 362。当然，本本实用新型并不限于此，所述安全芯片内还可包含其他类型的存储器，例如易失性或非易失性存储器。

可选的，所述安全芯片还可包含直接内存存取DMA控制器309，从而为内存读写操作提供便利。另外，所述安全芯片还可包含时钟308，从而为所述协处理器320提供时钟信号。

可选的，该安全芯片还包含：系统总线单元，所述协处理器320与所述安全芯片上的其他部件通过该系统总线单元相连。如图3所示，所述系统总线单元包含：第一系统总线单元381，用于连接所述协处理器、一个或多个加密算法硬件加速器、串行外设接口SPI、以及闪存存取存储器；第二系统总线单元382，用于连接所述协处理器、通用异步收发传输器UART接口、以及通用输入/输出GPIO接口；以及第三系统总线单元383，用于连接所述协处理器、直接内存存取DMA控制器、随机存取存储器、以及时钟。协处理器320通过系统总线单元调度和协调国密算法SM2硬件加速器311、国密算法SM3硬件加速器312、国密算法SM4硬件加速器313、国密算法SSF33硬件加速器314、高级加密标准AES算法硬件加速器315、数据加密标准DES算法硬件加速器316、闪存存取存储器361和串行外设接口332。外部设备可通过串行外设接口332与各个算法硬件加速器相连接，外部设备的数据可以传至各个算法加速器进行加密运算。

本实用新型所提供的安全芯片实现的功能可包括：1.SPI、UART、GPIO等多种通讯接口；2.片内RSA、ECC(SM2)协处理器，实现数字签名和身份认证；3.片内SM3、SM4、DES和AES硬件算法核；4.片内SSF33、SHA硬件算法核；5.片上密钥管理(包括密码生成、存储、更新等)；6.支持多种安全管理控制。

图4为本实用新型一实施例提供的系统级封装Wifi芯片的结构示意图。需要说明的是，该图4所示实施例包含许多模块或单元，这些模块或单元可选的、单独的或以任意组合的形式被包含在Wifi芯片中。

如图4所示，本实用新型一实施例提供的系统级封装Wifi芯片包含：射频前端模块208；模数转换器206及数模转换器207；微控制器处理单元200；系统总线单元201；以及无线保真(Wifi)基带/媒体存取控制/射频(Base Band/Media Access Control/RadioFrequency；BB/MAC/PHY)单元204，与所述微控制器处理单元(Mirco Controller Unit；MCU)200经由所述系统总线单元201相连，用于执行以下操作中的一者或多者：将来自所述微控制器处理单元200的信号经由所述数模转换器207进行数模转换之后，通过所述射频前端模块208发送出去；以及接收由所述射频前端模块208接收、并由所述模数转换器206进行模数转换之后的信号，并将该信号发送至所述微控制器处理单元200。

在本实施例中，MAC 200可采用ARMCortex-M4处理器，该处理器内核是在Cortex-M3内核基础上发展起来的，其性能比Cortex-M3提高了20％。新增加了浮点、DSP、并行计算等。用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。其高效的信号处理功能与Cortex-M处理器系列的低功耗、低成本和易于使用的优点相结合。Cortex-M4提供了无可比拟的功能，将32位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。Cortex-M4处理器采用一个扩展的单时钟周期乘法累加(MAC)单元、优化的单指令多数据(SIMD)指令、饱和运算指令和一个可选的单精度浮点单元(FPU)。这些功能以表现ARMCortex-M系列处理器特征的创新技术为基础，包括RISC处理器内核，高性能32位CPU、具有确定性的运算、低延迟3阶段管道，可达1.25DMIPS/MHz；Thumb-2指令集，16/32位指令的最佳混合、小于8位设备3倍的代码大小、对性能没有负面影响，提供最佳的代码密度；低功耗模式，集成的睡眠状态支持、多电源域、基于架构的软件控制；嵌套矢量中断控制器(NVIC)，低延迟、低抖动中断响应、不需要汇编编程、以纯C语言编写的中断服务例程，能完成出色的中断处理；工具和RTOS支持，广泛的第三方工具支持、Cortex微控制器软件接口标准(CMSIS)、最大限度地增加软件成果重用；CoreSight调试和跟踪，JTAG或2针串行线调试(SWD)连接、支持多处理器、支持实时跟踪。此外，该处理器还提供了一个可选的内存保护单元(MPU)，提供低成本的调试/追踪功能和集成的休眠状态，以增加灵活性。嵌入式开发者将得以快速设计并推出令人瞩目的终端产品，具备最多的功能以及最低的功耗和尺寸。

在本实施例中，Wifi BB/MAC/PHY处理单元204可以是2.4/5GHz调频、基频处理器(baseband processor)、多媒体协定媒体存取控制(multi-media protocol media accesscontrol)、或中央处理(central processing)单元。Wifi BB/MAC/PHY处理单元204具有高效能、省电、以及适用于智慧家居和物联网应用领域装置等特性，而其中该智慧家居和物联网应用领域装置可以是除湿机、空调、净化器、空调扇、风扇、取暖器、冰箱、波轮洗衣机、滚筒洗衣机、电热水器、电炖锅、电饭煲、手机、移动电话、个人数字助理(PDA)、网络语音传送(VoIP)、MP3/MP4播放器。Wifi BB/MAC/PHY处理单元204的发送器结合了同相和正交基频信号，并将信号转换成欲发送的频率。Wifi BB/MAC/PHY处理单元204的接收器采用双换频结构且不需芯片外挂中频滤波器。频率合成器支持由802.11规格所定义的频率。Wifi BB/MAC/PHY处理单元204还要支持正交频域多工(Orthogonal Frequency DivisionMultiplexing；OFDM)，而媒体存取控制也支持IEEE 802.11无线媒体存取控制协定和802.11i保密性(security)。

Wifi BB/MAC/PHY处理单元204可包含一系统总线端口，使得该Wifi BB/MAC/PHY处理单元可以通过系统总线端口与微控制器处理单元200连接，因而能够提供高速操作运行。系统总线仅靠存储缓冲器的协助，而不靠任何桥接器(bridge)和/或IO接口的协助，数据、地址和控制信号沿着先进高性能系统总线(Advanced High Speed Buses；AHB)线连接至微控制器处理单元。与系统总线的处理速度相比，桥接器和/或IO接口的处理速度通常较低。系统总线的一优点为高数据吞吐量(Throughput)，单位时间内的数据处理量远远高于SDIO/SPI的数据处理量。系统总线简化了硬件的设计。便于采用模块化结构设计方法，面向总线的芯片设计只要按照规定制作MCU插件、存储器插件以及I/O插件等，将它们连入总线就可工作，而不必考虑总线的详细操作。系统总线同时简化了系统结构。整个系统结构清晰。连线少，底板连线可以印制化。系统总线使得系统扩充性好。一是规模扩充，规模扩充仅仅需要多插一些同类型的插件。二是功能扩充，功能扩充仅仅需要按照总线标准设计新插件，插件插入机器的位置往往没有严格的限制。系统总线可连接至微控制器存贮总线，或直接连接到微控制器处理单元。系统总线使得系统更新性能好。因为MCU、存储器、I/O接口等都是按总线规定挂到总线上的，因而只要总线设计恰当，可以随时随着处理器的芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，其他插件和底板连线一般不需要改。

射频前端模块208通过模数转换器206连接至Wifi BB/MAC/PHY处理单元204，以接收信号。Wifi BB/MAC/PHY处理单元204通过数模转换器207连接至射频前端模块208，以发送信号。Wifi BB/MAC/PHY处理单元204包含传送/接收方式选择端口、传送端口、接收端口、以及电源控制端口。该传送/接收方式选择端口分别通过数模转换器207/模数转换器206连接至射频前端208的传送/接收端口，使Wifi BB/MAC/PHY处理单元204能够控制射频前端模块208，以处理传送中或接收中的信号。

匹配及滤波器209可单独存在于该实施例的SiP模块内，亦可包含在射频前端模块208内。天线通过匹配及滤波器209，连接于射频前端模块208的连接端口，其提供了一个路径，以传送/接收信号至天线。因此，Wifi BB/MAC/PHY处理单元204的信号经由数模转换器207、射频前端模块208、匹配及滤波器209和天线发射出去。同样，Wifi BB/MAC/PHY处理单元204也可经由天线、匹配及滤波器209、射频前端模块208以及模数转换器206接收信号。

在该实施例中，Wifi芯片还可包含外围接口，连接至所述系统总线单元。该外围接口包含以下一者或多者：通用异步收发传输器UART接口；串行外设接口SPI；通用输入/输出GPIO接口；以及两线式串行总线I2C接口。当然，本实用新型并不限于此，亦可根据需要设置其他接口。藉此，可方便各类外设接入Wifi芯片。

如图4所示，在该实施例中，Wifi芯片还可包含以下一者或多者：闪存存取存储器(flash)202，与所述MCU 200及所述系统总线单元201相连；以及随机存取存储器(RAM)203，与所述MCU 200及所述系统总线单元201。所述MCU 200可对该闪存存取存储器202和/或随机存取存储器203进行读写操作。

如图4所示，在该实施例中，Wifi芯片还可包含：第一振荡器213，用于产生第一振荡频率，以供所述系统级封装芯片内的其他模块在正常操作模式使用；以及第二振荡器214，用于产生第二振荡频率，以供所述系统级封装芯片内的其他模块在省电操作模式使用。

例如，第一振荡器213可产生第一振荡频率，并将该第一振荡频率传送至Wifi BB/MAC/PHY单元204、BT BB/MAC/PHY单元205、红外传感器215、温湿度传感器211等以供其使用。在本实施例中，第一振荡频率约为40MHz。第二振荡器214可产生第二振荡频率，约为32KHz，该第二振荡频率也可被传送至Wifi BB/MAC/PHY单元204、BT BB/MAC/PHY单元205、红外传感器215、温湿度传感器211等以供其使用。Wifi BB/MAC/PHY单元204、BT BB/MAC/PHY单元205、红外传感器215、温湿度传感器211等在一般操作方式时于40MHz工作，在省电方式时则于32kHz工作。

如图4所示，在该实施例中，Wifi芯片还可包含：电源管理单元212，用于给所述系统级封装芯片内的用电模块供电，例如Wifi BB/MAC/PHY单元204、BT BB/MAC/PHY单元205、红外传感器215、温湿度传感器211、第一振荡器213及第二振荡器214等。

在本实施例中，Wifi BB/MAC/PHY处理单元204可以是智慧家居和物联网应用的单一芯片，MCU 200可以是智慧家居和物联网应用的单一芯片，温湿度传感器211可以是智慧家居和物联网应用的单一芯片，红外传感器单元215可以是智慧家居和物联网应用的单一芯片，例如互补式金属氧化层半导体(Complementary Metal Oxide Semiconductor；CMOS)芯片。

图5为本实用新型一实施例的Wifi芯片的制作工艺流程图。如图5所示，本实用新型一实施例还提供一种制备上述系统级封装芯片的方法，该方法包括：对PCB基板进行锡膏印刷，将锡膏印置于PCB板的焊盘上；对印置有锡膏的PCB板进行芯片贴装，该芯片为带引脚的封装好的芯片；对贴装有芯片的PCB板进行回流焊，以使得芯片固定在所述PCB板上；对固定有所述芯片的PCB板进行裸片焊接及环氧树脂硬化，以使得裸片固定在所述PCB板上，该裸片是未经封装且不带引脚的，且经过环氧树脂固定，可使得SiP的抗震的能力强于一般印刷电路板；以及对固定有所述芯片及裸片的PCB板进行引线焊接、注塑成型、注塑成型后硬化以及涂覆电磁屏蔽层，从而产生所述系统级封装芯片。

由于在注塑成型过程中注入环氧树脂(Molding Compound)时会有应力产生，因此上述Wifi芯片内所封装的芯片及裸片必须有一定的抗压及耐热性。可采取多种裸芯片或模块进行排列组装，可采用堆叠的3D封装技术来增加晶圆或模块的数量，从而在垂直方向上增加了可放置晶圆的层数，进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合(Wire Bonding)，也可使用覆晶接合(Flip Chip)，也可二者混用。

以此方式制备的SiP可将多种晶片封装于单一封装体内而自成系统，因此具有高整合性与微型化特色，适合应用于体积小、多功能、低功耗等特性的电子产品，例如可穿戴设备(诸如，智能手表、手环、眼镜、鞋子等)、家用电器(诸如，除湿机、空调、净化器、空调扇、风扇、取暖器、冰箱、波轮洗衣机、滚筒洗衣机、电热水器、电炖锅、电饭煲等)以及智能照明设备。而且，将原本各自独立的封装元件改成以SIP技术整合，便能缩小封装体积以节省空间，并缩短元件间的连接线路而使电阻降低，提升电性效果，最终呈现微小封装体取代大片电路载板的优势，又仍可维持各别晶片原有功能。此外，因SIP是将相关电路以封装体完整包覆，因此可增加电路载板的抗化学腐蚀与抗应力(Anti-stress)能力，可提高产品整体可靠性，对产品寿命亦能提升。

图6为本实用新型另一实施例的Wifi芯片的制作工艺流程图。以下结合图6描述本实用新型的Wifi芯片的制作工艺流程。首先，对PCB基板进行预热；然后，对PCB基板进行锡膏印刷，将锡膏印置于PCB板的焊盘上；之后，对印置有锡膏的PCB板进行芯片贴装，使得芯片上的接点用导线连接到PCB板的引脚上，这些引脚又通过PCB板上的导线与其他器件建立连接，该芯片贴装操作可采用Fuji贴片机完成；之后，贴装有芯片的PCB板进行回流焊，以便芯片能够被焊接到PCB基板上；之后，清除回流焊时残留的助焊剂；之后，再次进行PCB基板烘干；之后，进行裸片焊接和环氧树脂硬化；之后，通过等离子清洗去除残留的环氧树脂；之后，进行引线焊接，该引线焊接操作可使用K&S打线机进行；之后，进行等离子清洗；之后，进行注塑成型，该注塑成型操作可使用到TOWA等成型机；在注塑成型后，进行注塑硬化；之后，对芯片进行激光打标，打标完成后进行集成电路测试(ICT)、芯片切割、烘干、电磁屏蔽层涂覆，该芯片切割可使用DFD等切割机，该电磁屏蔽层涂覆可使用LINCOTEC等涂漆机进行；之后，进行系统级测试和缺陷扫描以确认是否有芯片损坏，之后进行烘干、最后编带包装。之后，成品出货检验OQC，并在成品出货检验合格之后运输出去。

上述部分步骤之后，需要进行目检(FVI)或自动光学检验(AOI)，并在检验合格之后方才进行至下一步骤。本实用新型的以上步骤流程是创新的工艺流程，对保证无线保真系统级封装产品的性能具有重要的作用。使得产品具有轻薄短小、多功能、低功耗的特性。

本实用新型的尺寸外型，其面积小于或远小于150平方毫米，高度小于或远小于2.0毫米，此高度包含焊垫或焊球(soldering pads or balls)和隔离罩结构或成形材质(shield structure or molding material)的厚度。本实用新型也使用通常具有六或四层(layer)叠层构造(stack-up structure)，或甚至更多层叠层构造的薄印刷电路板作为基板(substrate)，例如当使用低温共烧结陶瓷(Low Temperature Cofired Ceramic；LTCC)作为基板时，使用十二或十层叠层构造的印刷电路板。表面接着零件(Surface MountDevices；SMDs)、覆晶封包零件(Flip Chip Packaged Device)、或其他具有芯片级封装(Chip Scaled Package)的零件以往被镶嵌于基板的上层铜膜(top-side copper)，而这些零件也可依设计镶嵌于下层铜膜(bottom-side copper)或内层铜膜(inner-sidecopper)。

通过本实用新型的上述制作工艺制备的带Wi-Fi功能的SiP与同功能同类型Wi-Fi模块的相关指标的比较，无论是接收灵敏度，还是尺寸、抗机械和化学腐蚀，防水和抗震，本实用新型的Wi-Fi SIP的优势都比较明显，具体如下表所示：

本实用新型还提供一种系统级封装芯片，该系统级封装芯片包含：PCB基板；以及集成在PCB基板上的Wifi芯片以及安全芯片，该Wifi芯片与所述安全芯片经由所述安全芯片的外围接口相连，以使得所述Wifi芯片所要发送的数据经由所述安全芯片加密之后再被发送。例如，所述安全芯片与Wifi芯片相互之间可通过I2C、UART或者SPI端口进行通讯，Wifi芯片是主控芯片，安全芯片工作在从模式。

根据安全芯片和Wifi芯片封装的不同，可采用不同的集成方法将所述安全芯片和Wifi芯片集成到所述PCB基板上。

图7为本实用新型一实施例提供的包含采用圆片级芯片尺度封装(WLCSP)的Wifi芯片及采用WLCSP的安全芯片的系统级封装芯片的结构示意图。如图7所示，安全芯片30和Wifi芯片20均采用的是WLCSP，可将安全芯片30和Wifi芯片20以回流焊接(reflowsoldering)的方式直接焊接到PCB基板10上面。WLCSP封装的Wifi芯片20可放在PCB基板10中间，WLCSP封装的安全芯片30放在四周，图7示出了WLCSP封装的安全芯片放PCB基板10右上角的一种情况，且示出了WLCSP封装的安全芯片30上的焊盘31以及WLCSP的Wifi芯片20上的焊盘21。另外，图7还给出了该设计所对应的尺寸，其中A、B、C和D的尺寸根据芯片大小的不同，A的值可以是8mm、8.5mm、9mm、10mm或12mm等等；B的值可以是3mm、3.5mm或者4.5mm等等；C的值可以是2mm、2.5mm或者3.5mm等等；D的值可以是0.1mm、0.15mm或者0.2mm等等。在将安全芯片和Wifi芯片以焊接的方式固定到PCB基板上以后，可采用塑封材质进行灌胶和压制成型。

图8为本实用新型另一实施例提供的包含采用裸片(die)的Wifi芯片及采用裸片的安全芯片的系统级封装芯片的结构示意图。如图8所示，安全芯片和Wifi芯片采用的是裸片,则将安全芯片裸片32和Wifi芯片裸片22以焊线(wirebond)的方式，直接焊接到超薄PCB基板10上面，图中示出了通过使用焊线12将安全芯片裸片32上的焊盘31和Wifi芯片裸片22上的焊盘21与PCB基板10上的焊盘11相连。如图8所示，Wifi芯片的裸片22放在PCB基板10中间，安全芯片裸片32放在PCB基板10右上角的一种情况。

图9为本实用新型再一实施例提供的包含采用WLCSP的Wifi芯片及采用裸片的安全芯片的系统级封装芯片的结构示意图。如图9所示，安全芯片采用的是裸片，Wifi芯片采用的是WLCSP封装，安全芯片以焊线方式直接焊接到PCB基板上面，Wifi芯片以回流焊接方式直接焊接到PCB基板上面。

图10为实用新型又一实施例提供的包含采用采用裸片的Wifi芯片及采用WLCSP的安全芯片的系统级封装芯片的结构示意图。如图10所示，Wifi芯片采用的是裸片，安全芯片采用的是WLCSP封装，安全芯片以回流焊接的方式直接焊接到PCB基板上面，Wifi芯片的裸片以焊线方式直接焊接到PCB基板上面。

以上结合附图详细描述了本实用新型的优选实施方式，但是，本实用新型并不限于此。在本实用新型的技术构思范围内，可以对本实用新型的技术方案进行多种简单变型。包括各个具体技术特征以任何合适的方式进行组合。为了避免不必要的重复，本实用新型对各种可能的组合方式不再另行说明。但这些简单变型和组合同样应当视为本实用新型所公开的内容，均属于本实用新型的保护范围。

Claims (9)

1.一种系统级封装安全芯片，其特征在于，该安全芯片包含：

一个或多个加密算法硬件加速器；

协处理器，与所述一个或多个加密算法硬件加速器相连，用于调度和协调所述一个或多个加密算法硬件加速器，以对待加密数据进行加密；以及

外围接口，与所述协处理器和/或所述一个或多个加密算法硬件加速器相连。

2.根据权利要求1所述的安全芯片，其特征在于，所述一个或多个加密算法硬件加速器包含以下中的一者或多者：国密算法SM2硬件加速器、国密算法SM3硬件加速器、国密算法SM4硬件加速器、国密算法SSF33硬件加速器、高级加密标准AES算法硬件加速器、以及数据加密标准DES算法硬件加速器。

3.根据权利要求1所述的安全芯片，其特征在于，所述外围接口包含以下一者或多个：通用异步收发传输器UART接口、串行外设接口SPI、以及通用输入/输出GPIO接口。

4.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含：

电源监测及管理单元，与所述协处理器相连，用于为所述安全芯片上的各个部件提供电力。

5.根据权利要求4所述的安全芯片，其特征在于，该安全芯片还包含：

安全控制单元，连接在所述电源监测及管理单元与所述协处理器之间，用于侦测该安全芯片的电源和频率。

6.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含以下中的一者或多者：闪存存取存储器及随机存取存储器。

7.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含：

时钟，与所述协处理器相连。

8.根据权利要求1所述的安全芯片，其特征在于，该安全芯片还包含：

系统总线单元，所述协处理器与所述安全芯片上的其他部件通过该系统总线单元相连。

9.根据权利要求8所述的安全芯片，其特征在于，所述系统总线单元包含：

第一系统总线单元，用于连接所述协处理器、一个或多个加密算法硬件加速器、串行外设接口SPI、以及闪存存取存储器；

第二系统总线单元，用于连接所述协处理器、通用异步收发传输器UART接口、以及通用输入/输出GPIO接口；以及

第三系统总线单元，用于连接所述协处理器、直接内存存取DMA控制器、随机存取存储器、以及时钟。