CN206542390U - 一种改进的双向电平转换电路 - Google Patents

Abstract

本实用新型公开了一种改进的双向电平转换电路，包括并联在主芯片和CA卡端的3.3V/5V电平转换电路和5V/3.3V电平转换电路，3.3V/5V电平转换电路包括与主芯片连接的NMOS管Q1，NMOS管Q1的源极接地，NMOS管Q1的漏极连接有NMOS管Q2，NMOS管Q2的源极接地，NMOS管Q2的漏极与CA卡端连接；NMOS管Q1和NMOS管Q2的漏极分别通过上拉电阻R3、R5与5V电源连接；5V/3.3V电平转换电路包括与CA卡端连接的NMOS管Q3，NMOS管Q3的源极接地，NMOS管Q3的漏极连接有NMOS管Q4，NMOS管Q4的源极接地，NMOS管Q4的漏极与主芯片连接；本电路对信号具有双向电平转换功能，能够传送更高频率的信号，同时改善了信号反向传送时逻辑0电压不能到0V左右的缺陷。

Description

一种改进的双向电平转换电路

技术领域

本实用新型涉及电平转换电路技术领域，尤其涉及一种能够进行双向电平转换的电路。

背景技术

电子产品设计中，芯片之间通过各种电气接口来通信是必不可少的，而某些时候这些芯片工作的逻辑电平不一定相同，比如机顶盒设计中的CA接口电路，SoC端信号默认的逻辑电平是3.3V，而CA卡端电路的要求则是5V(4.5V～5.5V)，这个时候就需要一个电平转换电路来隔离SoC与CA卡电路，以免引起电路损坏或者通信出错。

现有的双向电平转换分立元件电路，由一个NMOS加上简单的上拉组成，如图2所示，这种电路虽然结构简单，但是在传送较高频率信号频时波形会失真，严重时会导致通信的失败。

现有的电路在生产实践中主要发现有如下问题：如图2所示，信号正向传送的方向是由S极到D极的，可以看出信号输入端是S极而不是G极，而MOS管的S极相对于G极来说寄生电容要稍大，这种设计存在MOS管开关的导通和恢复时间较长的缺陷，没有发挥出G极作为门极时MOS管的高速开关特性，传送较高频率信号时波形容易失真，严重时会导致通讯失败。另外一个缺陷，这个电路利用了MOS管S与D极之间的PN结来实现信号的反向传送，该PN结的特性相当于一个二极管，会有0.7V左右压降，也就是说反向传送信号时的逻辑0只能到0.7V左右而不能再低，达不到真正0V左右的理想值，这个问题一方面会引起电路功率损耗的偏高，另一方面也容易引起芯片对电平的误判从而导致通信出错。综上，现有的双向电平转换电路由于存在这些缺陷，虽然在很多产品的电路中(比如CA接口电路)看到有兼容了分立元件电路的设计，但基本没有实用性，在严格的测试中都需要使用集成元件。3.375M CA卡时钟条件下电平转换前的波形图如图5所示，电平转换后的波形图如图6所示，电平失真严重，转换后电平不能上升到5V，峰值4V左右开关又关断了。

实用新型内容

本实用新型所要解决的技术问题是提供一种改进的双向电平转换电路，该电路能够传送更高频率的信号，同时改善了信号反向传送时逻辑0电压不能到0V左右的缺陷。

为解决上述技术问题，本实用新型的技术方案是：一种改进的双向电平转换电路，包括并联在主芯片和CA卡端的3.3V/5V电平转换电路和5V/3.3V电平转换电路，所述3.3V/5V电平转换电路包括与所述主芯片连接的NMOS管Q1，所述NMOS管Q1的栅极与所述主芯片连接，所述NMOS管Q1的源极接地，所述NMOS管Q1的漏极连接有NMOS管Q2，所述NMOS管Q2的栅极与所述NMOS管Q1连接，所述NMOS管Q2的源极接地，所述NMOS管Q2的漏极与所述CA卡端连接；所述NMOS管Q1和所述NMOS管Q2的漏极分别通过上拉电阻R3、R5与5V电源连接；

所述5V/3.3V电平转换电路包括与所述CA卡端连接的NMOS管Q3，所述NMOS管Q3的栅极与所述CA卡端连接，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极连接有NMOS管Q4，所述NMOS管Q4的栅极与所述NMOS管Q3连接，所述NMOS管Q4的源极接地，所述NMOS管Q4的漏极与所述主芯片连接；所述NMOS管Q3的漏极通过上拉电阻R6与5V电源连接；所述NMOS管Q4的漏极通过上拉电阻R2与3.3V电源连接。

作为一种优选的技术方案，所述NMOS管Q1的栅极与所述主芯片之间连接有高频纹波抑制电阻R1。

作为一种优选的技术方案，所述NMOS管Q2的栅极与所述NMOS管Q1的漏极之间连接有高频纹波抑制电阻R4。

作为一种优选的技术方案，所述NMOS管Q3的栅极与所述CA卡端之间连接有高频纹波抑制电阻R8。

作为一种优选的技术方案，所述NMOS管Q4的栅极与所述NMOS管Q3的漏极之间连接有高频纹波抑制电阻R7。

由于采用了上述技术方案，一种改进的双向电平转换电路，包括并联在主芯片和CA卡端的3.3V/5V电平转换电路和5V/3.3V电平转换电路，所述3.3V/5V电平转换电路包括与所述主芯片连接的NMOS管Q1，所述NMOS管Q1的栅极与所述主芯片连接，所述NMOS管Q1的源极接地，所述NMOS管Q1的漏极连接有NMOS管Q2，所述NMOS管Q2的栅极与所述NMOS管Q1连接，所述NMOS管Q2的源极接地，所述NMOS管Q2的漏极与所述CA卡端连接；所述NMOS管Q1和所述NMOS管Q2的漏极分别通过上拉电阻R3、R5与5V电源连接；所述5V/3.3V电平转换电路包括与所述CA卡端连接的NMOS管Q3，所述NMOS管Q3的栅极与所述CA卡端连接，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极连接有NMOS管Q4，所述NMOS管Q4的栅极与所述NMOS管Q3连接，所述NMOS管Q4的源极接地，所述NMOS管Q4的漏极与所述主芯片连接；所述NMOS管Q3的漏极通过上拉电阻R6与5V电源连接；所述NMOS管Q4的漏极通过上拉电阻R2与3.3V电源连接；本电路对信号具有双向电平转换功能，能够传送更高频率的信号，同时改善了信号反向传送时逻辑0电压不能到0V左右的缺陷。

附图说明

图1是本实用新型实施例的电路原理图；

图2是本实用新型实施例3.375M CA卡时钟电平转换前的波形图；

图3是本实用新型实施例3.375M CA卡时钟电平转换后的波形图；

图4是现有技术的电路图；

图5是现有技术3.375M CA卡时钟电平转换前的波形图；

图6是现有技术3.375M CA卡时钟电平转换后的波形图。

具体实施方式

下面结合附图和实施例，进一步阐述本实用新型。在下面的详细描述中，只通过说明的方式描述了本实用新型的某些示范性实施例。毋庸置疑，本领域的普通技术人员可以认识到，在不偏离本实用新型的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，附图和描述在本质上是说明性的，而不是用于限制权利要求的保护范围。

如图1所示，一种改进的双向电平转换电路，包括并联在主芯片和CA卡端的3.3V/5V电平转换电路和5V/3.3V电平转换电路，所述3.3V/5V电平转换电路包括与所述主芯片连接的NMOS管Q1，所述NMOS管Q1的栅极与所述主芯片连接，所述NMOS管Q1的源极接地，所述NMOS管Q1的漏极连接有NMOS管Q2，所述NMOS管Q2的栅极与所述NMOS管Q1连接，所述NMOS管Q2的源极接地，所述NMOS管Q2的漏极与所述CA卡端连接；所述NMOS管Q1和所述NMOS管Q2的漏极分别通过上拉电阻R3、R5与5V电源连接；所述NMOS管Q1的栅极与所述主芯片之间连接有高频纹波抑制电阻R1。所述NMOS管Q2的栅极与所述NMOS管Q1的漏极之间连接有高频纹波抑制电阻R4。

所述5V/3.3V电平转换电路包括与所述CA卡端连接的NMOS管Q3，所述NMOS管Q3的栅极与所述CA卡端连接，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极连接有NMOS管Q4，所述NMOS管Q4的栅极与所述NMOS管Q3连接，所述NMOS管Q4的源极接地，所述NMOS管Q4的漏极与所述主芯片连接；所述NMOS管Q3的漏极通过上拉电阻R6与5V电源连接；所述NMOS管Q4的漏极通过上拉电阻R2与3.3V电源连接。所述NMOS管Q3的栅极与所述CA卡端之间连接有高频纹波抑制电阻R8。所述NMOS管Q4的栅极与所述NMOS管Q3的漏极之间连接有高频纹波抑制电阻R7。

本电路是一种改进的CA接口双向电平转换电路，原理图如附图1所示，该电路能很好改善现有双向电平转换电路较高频率信号通信时的波形失真问题。电路的实现方案描述如下：电路需要用到4个NMOS管(本文用2N7002小信号NMOS管)以及若干电阻元件，组成类似两个单独工作的单向电平转换电路模块。图1中IN端接收主芯片发出将要送到CA卡端的信号，实用中这个信号一般是CA的时钟或数据，主芯片端的幅度为3.3V，经过Q1和Q2组成的3.3V/5V电平转换电路后从OUT端输出，送给CA卡电路，此时输出的已经是5V左右电平符合CA电气规范的信号。反过来，CA卡电路端也可以通过该电路，OUT作为输入端，送往SoC的信号通过Q3和Q4的组成的5V/3.3V电平转换电路后到达IN端，然后输入主芯片，输出的信号幅度也符合主芯片3.3V的电气标准，这样一个信号的双向电平转换流程就完成了。

对于电路中的上拉电阻(R2/R3/R5/R6)，做如下特别说明：由于电路存在寄生电容，由此上拉电阻就会和寄生电容形成RC效应，导致传送信号的上升和下降沿边缘不够陡峭，影响信号质量，传送信号的频率越高，这种RC效应越明显。所以在实际应用中应该遵循“电路所送信号频率越高，上拉电阻阻值越小”的原则，而同一频率下，第二级MOS管(Q2/Q4)的上拉又要比第一级MOS管(Q1/Q3)的上拉更小。当然，上拉也不是越小越好，首先上拉太小了会引起电路总体功耗的提升，其次太小的上拉会抬高电路逻辑0的电压幅度导致传送信号时逻辑0的电压不能达到0V左右的理想值，信号线中电流也会偏大容易引起器件故障。所以电路中上拉电阻需要在“阻值尽可能小”与“电气特性良好”两点之间找到一个平衡值，这需要结合实际使用情况调试。当电路传送信号的频率确定以后，可通过实测调试上拉电阻观看波形，以不失真为标准，调试得到合适的上拉阻值参数。

另外，为了抑制高频纹波，电路中MOS管的输入级都有串联一颗小阻值电阻，这个电阻的选型也遵循“信号频率越高阻值越小”的规则，图1中所示，所有电阻的参考值都是在CA时钟信号为3.375M时调试出来的，利用该电路进行电平转换的前后对比图如图2和图3所示，电平转换后波形正常。其他频率条件下输出信号的效果可能不一定相同。

以上显示和描述了本实用新型的基本原理、主要特征及本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (5)

1.一种改进的双向电平转换电路，其特征在于：包括并联在主芯片和CA卡端的3.3V/5V电平转换电路和5V/3.3V电平转换电路，所述3.3V/5V电平转换电路包括与所述主芯片连接的NMOS管Q1，所述NMOS管Q1的栅极与所述主芯片连接，所述NMOS管Q1的源极接地，所述NMOS管Q1的漏极连接有NMOS管Q2，所述NMOS管Q2的栅极与所述NMOS管Q1连接，所述NMOS管Q2的源极接地，所述NMOS管Q2的漏极与所述CA卡端连接；所述NMOS管Q1和所述NMOS管Q2的漏极分别通过上拉电阻R3、R5与5V电源连接；

所述5V/3.3V电平转换电路包括与所述CA卡端连接的NMOS管Q3，所述NMOS管Q3的栅极与所述CA卡端连接，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极连接有NMOS管Q4，所述NMOS管Q4的栅极与所述NMOS管Q3连接，所述NMOS管Q4的源极接地，所述NMOS管Q4的漏极与所述主芯片连接；所述NMOS管Q3的漏极通过上拉电阻R6与5V电源连接；所述NMOS管Q4的漏极通过上拉电阻R2与3.3V电源连接。

2.如权利要求1所述的改进的双向电平转换电路，其特征在于：所述NMOS管Q1的栅极与所述主芯片之间连接有高频纹波抑制电阻R1。

3.如权利要求1所述的改进的双向电平转换电路，其特征在于：所述NMOS管Q2的栅极与所述NMOS管Q1的漏极之间连接有高频纹波抑制电阻R4。

4.如权利要求1所述的改进的双向电平转换电路，其特征在于：所述NMOS管Q3的栅极与所述CA卡端之间连接有高频纹波抑制电阻R8。

5.如权利要求1所述的改进的双向电平转换电路，其特征在于：所述NMOS管Q4的栅极与所述NMOS管Q3的漏极之间连接有高频纹波抑制电阻R7。