CN206531513U - 一种编码器信号处理电路和变频器 - Google Patents

Abstract

本实用新型公开了一种编码器信号处理电路和变频器，其中，信号处理电路用于连接编码器与数字信号处理器，适用于不同类型编码器信号；信号处理电路集成有接口、信号放大电路、正弦信号处理电路和脉冲信号处理电路；接口用于连接编码器以接收编码器的输出信号；信号放大电路与所述接口相连，用于放大编码器输出信号；正弦信号处理电路与脉冲信号处理电路均连接于信号放大电路与数字信号处理器之间，分别用于获取并调理正弦信号与脉冲信号；正弦信号处理电路包含半波整流电路和分压电路。通过对编码器输出的正弦信号进行放大、半波整流和分压处理；脉冲信号进行脉冲调理后，输出给数字信号处理器，实现了对多类型编码器信号的兼容，降低了硬件要求。

Description

一种编码器信号处理电路和变频器

技术领域

本实用新型涉及工业自动化领域，具体涉及一种编码器信号处理电路和变频器。

背景技术

在变频器驱动同步机应用中，获取同步机转子位置的编码器类型常常有多种，如正余弦编码器、UVW编码器、绝对值Endat编码器、旋转编码器等等。

一般变频器只带有某一种类型编码器的信号处理电路，针对不同类型编码器输入信号常常采用不同的电路进行处理，不同类型编码器对应不同的输入接口。这导致变频器与编码器之间的选配要求高，通用性不强，使用成本高。

因此，现有技术有待改进和提高。

实用新型内容

本申请提供一种编码器信号处理电路和变频器，通过一个信号处理电路可接收多类型编码器输出的信号。

根据本实用新型的第一方面，本实用新型提供一种编码器信号处理电路，用于连接编码器与数字信号处理器，适用于不同类型编码器信号；所述信号处理电路集成有接口、信号放大电路、正弦信号处理电路和脉冲信号处理电路；所述接口用于连接编码器以接收编码器的输出信号；所述信号放大电路与所述接口相连，用于放大所述编码器输出信号；所述正弦信号处理电路与所述脉冲信号处理电路分别连接于所述信号放大电路与所述数字信号处理器之间，分别用于获取并调理正弦信号与脉冲信号；所述正弦信号处理电路包含依次连接的半波整流电路和分压电路，所述脉冲信号处理电路包含脉冲调理电路。

所述的编码器信号处理电路，其中，所述正弦信号处理电路和脉冲信号处理电路均包含滤波电路，所述正弦信号处理电路中的滤波电路连接于所述半波整流电路与分压电路之间，所述脉冲信号处理电路中的滤波电路连接在所述脉冲调理电路的输入端。

所述的编码器信号处理电路，其中，所述接口包含有N对第一接口端，每对所述第一接口端用于获取编码器的一种输出信号；所述信号放大电路包含有N个放大器，且每个放大器一一对应一对接口端，用于放大所述对应接口端的编码器输出信号；所述编码器信号处理电路包含四路所述正弦信号处理电路和四路所述脉冲信号处理电路，分别为第一至第四正弦信号处理电路和第一至第四脉冲信号处理电路；每路所述正弦信号处理电路和每路所述脉冲信号处理电路分别对应连接一个放大器。

所述的编码器信号处理电路，其中，所述N为六，其中，第三正弦信号处理电路和第一脉冲处理电路共用一个放大器，第四正弦信号处理电路和第二脉冲信号处理电路共用一个放大器，第一、第二正弦信号处理电路与第三、第四脉冲信号处理电路分别一一对应一个放大器。

所述的编码器信号处理电路，其中，第一脉冲信号处理电路的输入端连接对应放大器的输出端，或者第一脉冲信号处理电路的输入端连接第三正弦信号处理电路中的半波整流电路的输出端且所述第一脉冲信号处理电路与所述第三正弦信号处理电路共用滤波电路；第二脉冲信号处理电路的输入端连接对应放大器的输出端，或者第二脉冲信号处理电路的输入端连接第四正弦信号处理电路中的半波整流电路的输出端且所述第二脉冲信号处理电路与所述第四正弦信号处理电路共用滤波电路。

所述的编码器信号处理电路，其中，所述正弦信号处理电路还包含用于对放大器放大的信号进行偏置的偏置电路，所述偏置电路包括第一电阻、第二电阻和外接电源；所述第一电阻的一端为偏置电路的输入端，连接放大器的输出端，所述第一电阻的另一端一方面连接半波整流电路的输入端，另一方面还通过第二电阻连接外接电源。

所述的编码器信号处理电路，其中，所述半波整流电路包括比较器、二极管和第三电阻；比较器的正相输入端为半波整流电路的输入端，连接第一电阻的另一端；比较器的输出端连接二极管的正极；二极管的负极为半波整流电路的输出端，连接分压电路的输入端、第三电阻的一端和比较器的反相输入端，第三电阻的另一端接地。

所述的编码器信号处理电路，其中，所述脉冲调理电路包括三极管或者用于将模拟电平转化为数字电平及信号整形的施密特反相器。

根据本实用新型的第二方面，本实用新型提供一种变频器，包括如上所述的编码器信号处理电路、与所述编码器信号处理电路连接的数字信号处理器和编码器、与所述数字信号处理器连接的输入单元；

所述数字信号处理器包括：

接口单元，与所述编码器信号处理电路输出端相连，用于接收编码器信号处理电路输出的信号；

编码器类型单元，用于接收用户通过所述输入单元输入的编码器类型参数；

计算模块，用于根据编码器类型单元中的编码器类型参数以及编码器信号处理电路输出的信号来计算转速信息、转向信息和位置信息中的至少一者。

所述的变频器，其中，所述计算模块包含有UVW编码器计算单元、正余弦编码器计算单元、Endat编码器计算单元中的两种或三种，以及选择单元；所述接口单元包含有八个第二接口端，每路正弦信号处理电路与每路脉冲信号处理电路的输出端一一对应连接一个第二接口端；所述选择单元，用于根据编码器类型单元中的编码器类型参数获知编码器类型，并选择性导通对应的计算单元与接口单元；所述UVW编码器计算单元、正余弦编码器计算单元、Endat编码器计算单元分别通过所述第二接口端获取处理后的UVW编码器信号、正余弦编码器信号和Endat编码器信号，并计算出转速信息、转向信息和位置信息中的至少一者。

本实用新型的有益效果：通过一个信号处理电路可以兼容多种类型编码器的输入，降低了硬件要求、扩展性强、实现成本低。

附图说明

图1为本实用新型一种实施例提供的编码器信号处理电路的结构框图；

图2为本实用新型一种实施例提供的编码器信号处理电路中，接口的PIN脚与输入的信号的示意图；

图3为本实用新型另一种实施例提供的编码器信号处理电路的电路图；

图4为本实用新型另一种实施例提供的编码器信号处理电路中，正弦信号处理电路的结构框图；

图5为本实用新型一种实施例提供的变频器的结构框图。

具体实施方式

下面通过具体实施方式结合附图对本实用新型作进一步详细说明。

本实用新型提供一种编码器信号处理电路，采用统一的接口接收多类型编码器输出的信号，只需一个信号处理电路即可兼容多种类型编码器的输入，降低了对硬件的要求，提高了扩展性。

请参考图1，本实用新型提供的编码器信号处理电路，用于连接编码器与数字信号处理器(DSP)，适用于不同类型编码器信号；所述信号处理电路集成有接口10、信号放大电路20、正弦信号处理电路和脉冲信号处理电路；所述接口10用于连接编码器以接收编码器的输出信号；所述信号放大电路20与所述接口10相连，用于放大所述编码器输出信号；所述正弦信号处理电路与所述脉冲信号处理电路分别连接于所述信号放大电路20与所述数字信号处理器(DSP)之间，分别用于获取并调理正弦信号与脉冲信号；换而言之，所述正弦信号处理电路用于获取并调理正弦信号，所述脉冲信号处理电路用于获取并调理脉冲信号，信号放大电路20分别通过正弦信号处理电路和脉冲信号处理电路连接所述数字信号处理器(DSP)。所述正弦信号处理电路包含依次连接的半波整流电路和分压电路，所述脉冲信号处理电路包含脉冲调理电路。半波整流电路接收信号放大电路20输出的信号，对接收的信号进行半波整流。分压电路半波整流后的信号进行分压，并输出给外部的数字信号处理器。脉冲调理电路将信号放大电路20放大后的信号转换成数字电平(电平转换)后输出给外部的数字信号处理器。

本实施例对编码器输出的正弦信号和脉冲信号进行分开处理，便于兼容多种类型的编码器，通过一个信号处理电路可以兼容多种类型编码器的输入，降低了硬件要求、扩展性强、实现成本低。

进一步的，所述接口10包含有N对第一接口端，每对所述第一接口端用于获取编码器的一种输出信号。即所述接口10复用为多种编码器信号输入，本实施例中，所述接口10为正余弦编码器、UVW编码器、绝对值编码器三者的复用接口，当然，也可以两两复用；可在不同的时间段分别连接正余弦编码器、UVW编码器和绝对值编码器，采用差分信号输入。采用差分信号输入可以有效降低外部电磁辐射导致的信号干扰。采用一个统一的接口连接多个不同的编码器，节省了成本，编码器接入接口简单便捷。请参阅图2，接口10优选为DB15屏蔽接口。DB15屏蔽接口的15PIN(针)对应输入的信号如图2所示，每针复用三类信号，分别为正余弦编码器、UVW编码器和绝对值编码器输出的信号，且DB15屏蔽接口有2PIN用于连接电源，有1PIN悬空，其他12PIN为第一接口端，用于连接编码器信号并将编码器信号输出给放大电路。具体的，各编码器与接口10的连接关系如下表所示：

A信号、B信号、C信号、D信号、R信号、Z信号、U信号、V信号、W信号、Data信号都是差分信号，这些信号对应都有一个正信号，一个负信号，如上表所示。其中，A信号、B信号、C信号、D信号是正弦波信号，具有正负两部分，经信号放大电路20放大后，由正弦信号处理电路进行处理。R信号、Z信号、U信号、V信号、W信号是脉冲方波信号，只有正部分，经信号放大电路20放大后，由脉冲信号处理电路进行处理。

请一并参阅图3，所述信号放大电路20包含有N个放大器，且每个放大器一一对应一对第一接口端，用于放大所述对应接口端的编码器输出信号；所述编码器信号处理电路包含四路所述正弦信号处理电路和四路所述脉冲信号处理电路，分别为第一至第四正弦信号处理电路(310-340)和第一至第四脉冲信号处理电路(410-440)；每路所述正弦信号处理电路和每路所述脉冲信号处理电路分别对应连接一个放大器。由于本实施例中各个信号采用差分信号，故所述放大器优选为差分放大器Q1。

具体的，正余弦编码器的输出信号包含A信号、B信号、C信号、D信号、R信号共5对信号，其中4对为正弦信号，1对为脉冲信号，其中的A信号(A+、A-信号)为：由正余弦编码器A通道产生的正弦增量信号，一周期对应360电角度。正余弦编码器的输出信号中的B信号(B+、B-信号)为：由正余弦编码器B通道产生的余弦增量信号，一周期对应360电角度。正余弦编码器的输出信号中的C信号(C+、C-信号)为：由正余弦编码器C通道产生的正弦增量信号，一周期对应360机械角度。正余弦编码器的输出信号中的D信号(D+、D-信号)为：由正余弦编码器D通道产生的余弦增量信号，一周期对应360机械角度。正余弦编码器的输出信号中的R信号(R+、R-信号)为：由正余弦编码器产生的参考点信号，每转一圈产生一脉冲，用于校准。所述正余弦编码器的输出信号中的A信号、B信号、C信号和D信号经过对应的放大器放大后，分别输入到四路所述正弦信号处理电路中进行下一步处理。所述正余弦编码器的输出信号中的R信号经过对应的放大器放大后，输入到一路脉冲信号处理电路中进行下一步处理。

UVW编码器的输出信号包括A信号、B信号、U信号、V信号、W信号、Z信号共6对信号，其中2对为正弦信号，4对为脉冲信号，其中的A信号(A+、A-信号)为：由UVW编码器光栅通道A产生的增量信号，一周期对应360电角度。UVW编码器的输出信号中的B信号(B+、B-信号)为：由UVW编码器光栅通道B产生的增量信号，一周期对应360电角度。UVW编码器的输出信号中的U信号(U+、U-信号)为：由UVW编码器光栅通道U产生的增量信号，一周期对应180机械角度，初始相位0度。UVW编码器的输出信号中的V信号(V+、V-信号)为：由UVW编码器光栅通道V产生的增量信号，一周期对应180机械角度，初始相位60度。UVW编码器的输出信号中的W信号(W+、W-信号)为：由UVW编码器光栅通道W产生的增量信号，一周期对应180机械角度，初始相位120度。UVW编码器的输出信号中的Z信号(Z+、Z-信号)为：由UVW编码器产生的参考点信号。所述UVW编码器的输出信号中的A信号和B信号经过对应的放大器放大后，分别输入到两路所述正弦信号处理电路中进行下一步处理。所述UVW编码器的输出信号中的U信号、V信号、W信号、Z信号经过对应的放大器放大后，输入到四路脉冲信号处理电路中进行下一步处理。绝对值编码器的输出信号包括A信号、B信号、Data信号、Clk信号共4对信号，其中3对为正弦信号，1对为脉冲信号，其中的A信号为：正弦增量信号，在本实施例中绝对值编码器的A信号采用A+信号，A-信号不用。绝对值编码器的输出信号中的B信号(B+、B-信号)为：余弦增量信号，由于绝对值编码器算法中只取B信号的相位信息，为简化算法，本实施例中B信号通过脉冲信号处理通道输送给数字信号处理器，当然，B信号也可以通过正弦信号处理通道输送给数字信号处理器。绝对值编码器的输出信号中的Data信号(Data+、Data-信号)为：数据信号。绝对值编码器的输出信号中的Clk信号(Clk+、Clk-信号)为：时钟信号，在本实施例中绝对值编码器的Clk信号采用Clk-信号。所述绝对值编码器的输出信号中的A信号和Data信号经过对应的放大器放大后，分别输入到两路所述正弦信号处理电路中进行下一步处理。所述绝对值编码器的输出信号中的Clk信号经过对应的放大器放大后，输入到一路脉冲信号处理电路中进行下一步处理。

在本实施例中，所述N为六，即有六对第一接口端，有两路脉冲信号处理电路与两路正弦信号处理电路共用放大器，具体的，本实施例中的第三正弦信号处理电路330和第一脉冲处理电路410共用一个放大器，第四正弦信号处理电路340和第二脉冲信号处理电路420共用一个放大器，第一、第二正弦信号处理电路与第三、第四脉冲信号处理电路分别一一对应一个放大器。上述三个编码器的输出信号与各个放大器的对应关系如图3所示，当然，也可以采用其它的排列组合方式。

在其它实施例中，所述N还可以为八，即四个正弦信号处理电路分别一一对应一个放大器，四个脉冲信号处理电路分别一一对应一个放大器，正弦信号处理电路和脉冲信号处理电路之间不共用放大器。

可见，本实施例通过共用两个放大器，简化了电路结构。

如图3所示，信号处理电路可兼容三种编码器，具体到本实施例，采用第一放大器210接收正余弦编码器的输出信号中的A信号、UVW编码器的输出信号中的A信号以及绝对值编码器的输出信号中的Data信号，并对接收的信号进行放大。第二放大器220接收正余弦编码器的输出信号中的B信号、UVW编码器的输出信号中的B信号，并对接收的信号进行放大。第三放大器230接收正余弦编码器的输出信号中的C信号、UVW编码器的输出信号中的U信号，并对接收的信号进行放大。本实施例中，Clk信号采用Clk-信号，若采用Clk+信号，则第三放大器230还可用于接收绝对值编码器的输出信号中的Clk+信号。第四放大器240接收正余弦编码器的输出信号中的D信号、UVW编码器的输出信号中的V信号以及绝对值编码器的输出信号，并对接收的信号进行放大。第五放大器250接收正余弦编码器的输出信号中的R信号、UVW编码器的输出信号中的Z信号以及绝对值编码器的输出信号中的B信号，并对接收的信号进行放大和滤波；第六放大器260接收UVW编码器的输出信号中的W信号，并对W信号进行放大和滤波。

当然，在其它实施例中，接口10复用为任意两种编码器接口的方案，只需在本实施例中删除对另外一种编码器的描述即可得到，不作赘述。

所述正弦信号处理电路和脉冲信号处理电路均包含滤波电路。所述正弦信号处理电路的滤波电路连接于所述半波整流电路和分压电路之间，或者，所述正弦信号处理电路的滤波电路连接分压电路的输出端。本实施例采用前者。所述脉冲信号处理电路的滤波电路连接在所述脉冲调理电路的输入端。即，脉冲信号处理电路的滤波电路的输入端连接对应放大器的输出端，滤波电路的输出端连接脉冲调理电路。

对于正弦信号处理电路和脉冲信号处理电路共用放大器，可以采用多种连接方式。例如：第一脉冲信号处理电路410的输入端连接对应放大器(第三放大器230)的输出端；或者，第一脉冲信号处理电路410的输入端连接第三正弦信号处理电路330中的半波整流电路的输出端且所述第一脉冲信号处理电路410与所述第三正弦信号处理电路330共用滤波电路。第二脉冲信号处理电路420的输入端连接对应放大器(第四放大器240)的输出端；或者，第二脉冲信号处理电路420的输入端连接第四正弦信号处理电路340中的半波整流电路的输出端且所述第二脉冲信号处理电路420与所述第四正弦信号处理电路340共用滤波电路。也就是说，第一、第二脉冲信号处理电路与第三、第四正弦信号处理电路共用放大器，由于脉冲信号处理电路无需半波整流，故其与正弦信号处理电路的连接关系不受限制。

进一步的，请参阅图4，所述正弦信号处理电路还包含用于对放大器放大的信号进行偏置的偏置电路301，所述偏置电路301的输入端连接对应放大器的输出端，所述偏置电路301的输出端连接半波整流电路302的输入端。

本实施例中，所述第三正弦信号处理电路330和第一脉冲信号处理电路410共用滤波电路；所述第四正弦信号处理电路340和第二脉冲信号处理电路420共用滤波电路，如图3所示。

所述偏置电路301包括第一电阻R1和第二电阻R2；所述第一电阻R1的一端为偏置电路301的输入端，连接对应放大器的输出端；所述第一电阻R1的另一端为偏置电路301的输出端，一方面连接半波整流电路302的输入端，另一方面还通过第二电阻R2连接外接电源VCC，本实施例中，外接电源VCC提供的电压为3V。

所述半波整流电路302将截断信号的负电压部分，对于A、B、C、D信号，由于偏置电路301处理后大于0，所以不受影响。所述半波整流电路302包括比较器Q2、二极管D1和第三电阻R3；比较器Q2的正相输入端为半波整流电路302的输入端，连接第一电阻R1的另一端；比较器Q2的输出端连接二极管D1的正极；二极管D1的负极为半波整流电路302的输出端，连接分压电路304的输入端、第三电阻R3的一端和比较器Q2的反相输入端，第三电阻R3的另一端接地。由于本实施例中滤波电路303的设置，二极管D1的负极具体通过滤波电路303连接分压电路304的输入端。

所述滤波电路303包括滤波电阻R和滤波电容C；正弦信号处理电路的滤波电路303中，二极管D1的负极通过滤波电阻R连接分压电路的输入端和滤波电容C的一端，所述滤波电容C的另一端接地。脉冲信号处理电路的滤波电路中，差分放大器Q1的输出端通过滤波电阻R连接脉冲调理电路和滤波电容C的一端，所述滤波电容C的另一端接地。

所述分压电路304不仅对接收的信号进行分压，还用于对接收的信号进行滤波。接口10输出的A、B、C、D信号经过分压电路304的分压滤波处理后成为DSP的AD输入信号SIN-A、SIN-B、SIN-C、SIN-D。所述分压电路304包括第四电阻R4、第五电阻R5和第一电容C1；第四电阻R4的一端为分压电路的输入端，通过滤波电阻R连接二极管D1的负极；第四电阻R4的另一端为分压电路的输出端，连接数字信号处理器、并分别通过第五电阻R5和第一电容C1接地。

本实施例中，所述脉冲调理电路包括用于将模拟电平转化为数字电平及信号整形的施密特反相器Q3，所述施密特反相器Q3的输入端连接滤波电阻R的另一端，所述施密特反相器Q3的输出端连接DSP。换而言之，施密特反相器主要用于：电平转化(模拟电平转化为数字电平、模拟电平范围转移到数字电平范围)及信号整形。

对于U、V信号，经过差分放大、偏置、半波整形处理后信号小于0的部分将被截断，只留下正半部分，此输出信号经过滤波电路滤波处理后输入施密特反相器，经过施密特反相器整形、反相处理后输出与U、V信号同频率的方波信号PU、PV，PU与U信号相位差180度，PV与V信号相位差180度。对于R、Z、W信号，由于其为脉冲信号，故经过差分放大和滤波电容C1的滤波处理后直接输入相应的施密特反相器，经过整形、反相处理后输出与R/Z、W信号同频率的方波信号PR/PZ、PW，同样的，R/Z、W信号与PR/PZ、PW信号相位差180度。

当然，在其它实施例二中，脉冲调理电路包括三极管，换而言之，施密特反相器由三极管代替，能同样起到电平转换的作用，三极管无反相作用，故DSP在两个实施例中的信号处理有所不同。

本实用新型提供的编码器信号处理电路，在具体实施时，在接口10处连接的是正余弦编码器时，第一至第四放大器对接收的A信号、B信号、C信号和D信号进行放大，对应的，第一至第四正弦信号处理电路对放大后的A信号、B信号、C信号和D信号依次进行偏置、半波整流、滤波和分压处理，并输出给外部的数字信号处理器。第五放大器250(也可以是第六放大器)对接收的R信号进行放大，对应的，第五脉冲信号处理电路(也可以是第六脉冲信号处理电路)对放大后的R信号依次进行滤波、转换成数字电平后输出给外部的数字信号处理器。

在接口10处连接的是UVW编码器时，第一、第二放大器对接收的A信号、B信号进行放大，对应的，第一、第二正弦信号处理电路对放大后的A信号、B信号依次进行偏置、半波整流、滤波和分压处理，并输出给外部的数字信号处理器。第三至第六放大器对接收的U信号、V信号、Z信号和W信号进行放大，对应的，第一至第四脉冲信号处理电路对放大后的U信号、V信号、Z信号和W信号依次进行滤波、转换成数字电平后输出给外部的数字信号处理器。

可见，采用本实用新型提供的编码器信号处理电路，针对接口10接收的信号，即有输入输出通路的复用，又根据信号的不同进行了分类输出，实现了对多类型编码器信号的兼容处理；而且只需将不同类型的编码器接入接口10即可，使用非常方便。

综上所述，本实用新型提供的信号处理电路，用户同步电机编码器(UVW编码器或正余弦编码器或Endat编码器)的差分信号通过统一接口输入，输入信号经过差分放大、半波整流、滤波、分压、施密特反相电路处理后输入DSP，DSP根据用户设定的编码器类型(例如通过用户键盘输入)选择性读取相应信息、调用相应函数进行处理。由于支持多种类型同步电机编码器的输入，降低了对电机编码器类型的要求，简化了外部接线，扩展性强，方便了操作，实现成本低。

基于上述实施例提供的编码器信号处理电路，本实用新型还提供一种变频器。请参阅图5，变频器包括如上的编码器信号处理电路a、与信号处理电路连接的数字信号处理器b和编码器、以及与数字信号处理器b连接的输入单元c；具体的，四路正弦信号处理电路和四路脉冲信号处理电路均连接数字信号处理器b。数字信号处理器b根据与接口10连接的编码器类型，调用对应的编码器位置信息获取函数获取转速、转向及位置信息。

具体的，数字信号处理器b包括：接口单元b10，编码器类型单元b20和计算模块b30。接口单元b10连接计算模块b30，输入单元c通过编码器类型单元b20连接计算模块b30。

接口单元b10，与所述编码器信号处理电路输出端相连，用于接收编码器信号处理电路a输出的信号。

编码器类型单元b20，用于接收用户通过输入单元c输入的编码器类型参数。本实施例中，编码器类型包括正余弦编码器、UVW编码器、绝对值编码器。编码器类型参数代表与接口10连接的编码器的类型。

计算模块b30，用于根据编码器类型单元b20中的编码器类型参数以及编码器信号处理电路输出的信号计算转速信息、转向信息和位置信息中的至少一者(一者或多者)。

具体的，所述计算模块b30包含有UVW编码器计算单元b32、正余弦编码器计算单元b33、Endat编码器计算单元b34中的两种或三种，以及选择单元b31；所述接口单元b10包含有八个第二接口端，每路正弦信号处理电路与每路脉冲信号处理电路的输出端一一对应连接一个第二接口端；所述选择单元b31，用于根据编码器类型单元中的编码器类型参数获知编码器类型，并选择性导通对应的计算单元与接口单元b10；所述UVW编码器计算单元b32、正余弦编码器计算单元b33、Endat编码器计算单元b34分别通过所述第二接口端获取处理后的UVW编码器信号、正余弦编码器信号和Endat编码器信号，并计算出转速信息、转向信息和位置信息中的至少一者。即，所述UVW编码器计算单元b32、正余弦编码器计算单元b33、Endat编码器计算单元b34分别根据接收的信号，调用对应的编码器位置信息获取函数获取转速、转向及位置信息。

输入单元c包括键盘、鼠标、触摸屏中的一种或多种，本实施例为键盘；即，数字信号处理器b初始化后，通过编码器类型单元b20接收来自用户键盘输入的编码器类型参数，如果用户输入的编码器类型为正余弦编码器，则选择单元b31将正余弦编码器计算单元b33与接口单元b10导通，正余弦编码器计算单元b33调用正余弦编码器位置信息获取函数，读取SIN-A、SIN-B、SIN-C、SIN-D信号，经过算法处理后获取转速和转向信息，结合PR/PZ信号获取转子位置信息。如果用户输入的编码器类型为UVW编码器则调用UVW编码器位置信息获取函数，则选择单元b31将UVW编码器计算单元b32与接口单元b10导通，UVW编码器计算单元b32调用UVW编码器位置信息获取函数，UVW编码器位置信息获取函数通过GPIO获取PU、PV、PR/PZ、PW信号，经过算法处理后获取转速、转向及位置信息。同样的，如果用户输入的编码器类型为绝对值编码器，则以此类推，不再赘述。

由此可知，本实用新型提供的变频器，通过一个信号处理电路可以兼容多种类型编码器的输入，降低了硬件要求、扩展性强、实现成本低。

以上应用了具体个例对本实用新型进行阐述，只是用于帮助理解本实用新型，并不用以限制本实用新型。对于本实用新型所属技术领域的技术人员，依据本实用新型的思想，还可以做出若干简单推演、变形或替换。

Claims (10)

1.一种编码器信号处理电路，用于连接编码器与数字信号处理器，适用于不同类型编码器信号，其特征在于，所述信号处理电路集成有接口、信号放大电路、正弦信号处理电路和脉冲信号处理电路；所述接口用于连接编码器以接收编码器的输出信号；所述信号放大电路与所述接口相连，用于放大所述编码器输出信号；所述正弦信号处理电路与所述脉冲信号处理电路分别连接于所述信号放大电路与所述数字信号处理器之间，分别用于获取并调理正弦信号与脉冲信号；所述正弦信号处理电路包含依次连接的半波整流电路和分压电路，所述脉冲信号处理电路包含脉冲调理电路。

2.如权利要求1所述的编码器信号处理电路，其特征在于，所述正弦信号处理电路和脉冲信号处理电路均包含滤波电路，所述正弦信号处理电路中的滤波电路连接于所述半波整流电路与分压电路之间，所述脉冲信号处理电路中的滤波电路连接在所述脉冲调理电路的输入端。

3.如权利要求2所述的编码器信号处理电路，其特征在于，所述接口包含有N对第一接口端，每对所述第一接口端用于获取编码器的一种输出信号；所述信号放大电路包含有N个放大器，且每个放大器一一对应一对第一接口端，用于放大所述对应接口端的编码器输出信号；所述编码器信号处理电路包含四路所述正弦信号处理电路和四路所述脉冲信号处理电路，分别为第一至第四正弦信号处理电路和第一至第四脉冲信号处理电路；每路所述正弦信号处理电路和每路所述脉冲信号处理电路分别对应连接一个放大器。

4.如权利要求3所述的编码器信号处理电路，其特征在于，所述N为六，其中，第三正弦信号处理电路和第一脉冲处理电路共用一个放大器，第四正弦信号处理电路和第二脉冲信号处理电路共用一个放大器，第一、第二正弦信号处理电路与第三、第四脉冲信号处理电路分别一一对应一个放大器。

5.如权利要求4所述的编码器信号处理电路，其特征在于，第一脉冲信号处理电路的输入端连接对应放大器的输出端，或者第一脉冲信号处理电路的输入端连接第三正弦信号处理电路中的半波整流电路的输出端且所述第一脉冲信号处理电路与所述第三正弦信号处理电路共用滤波电路；第二脉冲信号处理电路的输入端连接对应放大器的输出端，或者第二脉冲信号处理电路的输入端连接第四正弦信号处理电路中的半波整流电路的输出端且所述第二脉冲信号处理电路与所述第四正弦信号处理电路共用滤波电路。

6.如权利要求1所述的编码器信号处理电路，其特征在于，所述正弦信号处理电路还包含用于对放大器放大的信号进行偏置的偏置电路，所述偏置电路包括第一电阻、第二电阻和外接电源；所述第一电阻的一端为偏置电路的输入端，连接放大器的输出端，所述第一电阻的另一端一方面连接半波整流电路的输入端，另一方面还通过第二电阻连接外接电源。

7.如权利要求6所述的编码器信号处理电路，其特征在于，所述半波整流电路包括比较器、二极管和第三电阻；比较器的正相输入端为半波整流电路的输入端，连接第一电阻的另一端；比较器的输出端连接二极管的正极；二极管的负极为半波整流电路的输出端，连接分压电路的输入端、第三电阻的一端和比较器的反相输入端，第三电阻的另一端接地。

8.如权利要求1至7任一项所述的编码器信号处理电路，其特征在于，所述脉冲调理电路包括三极管或者用于将模拟电平转化为数字电平及信号整形的施密特反相器。

9.一种变频器，其特征在于，包括如权利要求1至8任意一项所述的编码器信号处理电路、与所述编码器信号处理电路连接的数字信号处理器和编码器、与所述数字信号处理器连接的输入单元；

所述数字信号处理器包括：

接口单元，与所述编码器信号处理电路输出端相连，用于接收编码器信号处理电路输出的信号；

编码器类型单元，用于接收用户通过所述输入单元输入的编码器类型参数；

计算模块，用于根据编码器类型单元中的编码器类型参数以及编码器信号处理电路输出的信号计算转速信息、转向信息和位置信息中的至少一者。

10.根据权利要求9所述的变频器，其特征在于，所述计算模块包含有UVW编码器计算单元、正余弦编码器计算单元、Endat编码器计算单元中的两种或三种，以及选择单元；所述接口单元包含有八个第二接口端，每路正弦信号处理电路与每路脉冲信号处理电路的输出端一一对应连接一个第二接口端；所述选择单元，用于根据编码器类型单元中的编码器类型参数获知编码器类型，并选择性导通对应的计算单元与接口单元；所述UVW编码器计算单元、正余弦编码器计算单元、Endat编码器计算单元分别通过所述第二接口端获取处理后的UVW编码器信号、正余弦编码器信号和Endat编码器信号，并计算出转速信息、转向信息和位置信息中的至少一者。