CN206523839U - 处理器外围电路 - Google Patents

Abstract

本实用新型提供了与处理器连接的处理器外围电路，属于电力设备领域。该处理器外围电路包括：用于向处理器供电的供电电路，为处理器提供始终频率的晶振电路，与处理器的NRST引脚连接、为处理器提供复位功能的复位电路，为处理器提供调试接口的调试电路，以及为处理器提供与周边电路通信的通信电路。通过在信息采集终端中的处理器处设有处理器外围电路，从而为处理器提供完整的供电、时钟频率、复位、调试、通信等必需的功能。最终令处理器完成信息采集和处理的完整流程，使得电力人员能够快速的根据采集到的信息完成汇总处理的任务，提高了工作效率。

Description

处理器外围电路

技术领域

本实用新型属于电力设备领域，特别涉及用于信息采集终端的处理器外围电路。

背景技术

在电力行业中，为了满足电力人员能够对多种信息采集设备获取到的数据进行汇总处理，需要研发一种具有信息处理能力的信息采集终端，而在该终端中，如何设计一款能够满足上述需求的处理器外围电路成为需要解决的难题。

实用新型内容

为了解决现有技术中存在的缺点和不足，本实用新型提供了用于提高电力人员工作效率的处理器外围电路。

为了达到上述技术目的，本实用新型提供了处理器外围电路，所述处理器外围电路与处理器连接，所述处理器外围电路包括：

用于向处理器供电的供电电路，为处理器提供始终频率的晶振电路，与处理器的NRST引脚连接、为处理器提供复位功能的复位电路，为处理器提供调试接口的调试电路，以及为处理器提供与周边电路通信的通信电路；

其中，所述供电电路为提供DC5V转DC3.3V的电路，供电电路包括电平转换芯片P1，电平转换芯片包括输入端、输出端和接地端，在输入端和接地端之间设有并联的电容C6和电容C8，在输出端和接地端之间设有并联的电容C7和电容C9；在输入端设有5.5V输入电平，在输出端设有3.3V输出电平，在3.3V输出电平与数字接地之间依次设有电阻R8、发光二极管D1和电阻R12。

可选的，所述晶振电路包括晶振芯片Y1，晶振芯片Y1设有第一引脚和第二引脚，第一引脚与晶振电路输出端连接，第二引脚与晶振电路输入端连接，在第一引脚与数字接地之间设有电容C2，在第二引脚与数字接地之间设有电容C1。

可选的，所述复位电路包括开关S1，开关S1的一端经电阻R9与3.3V输出电平相连，开关S1的另一端接地；在开关S1的两端并联有电容C13，开关S1的未接地的一端与处理器的NRST引脚连接。

可选的，所述调试电路，包括调试芯片U2，调试芯片U2上设有与3.3V输 出电平连接的引脚VCC，还设有/TRST引脚、TDI引脚、TMS引脚、TCK引脚、RTCK引脚、TDO引脚、/SRST引脚和GND接地引脚；其中，

/TRST引脚与3.3V输出电平之间设有电阻R5，

TDI引脚与3.3V输出电平之间设有电阻R4，

TMS引脚与3.3V输出电平之间设有电阻R5，

TCK、RTCK引脚与3.3V输出电平之间设有电阻R5，

TDO引脚与3.3V输出电平之间设有电阻R5，

/SRST引脚与NRST引脚连接。

可选的，所述通信电路包括基于串行通信接口的有线通信电路以及基于GPRS通信方式的无线通信电路。

可选的，所述有线通信电路包括RS232通信电路和RS485通信电路。

可选的，所述RS232通信电路中包括通信芯片U4，在通信芯片U4的第一电容引脚对之间设有电容C18；在通信芯片U4的第二电容引脚对之间设有电容C19；在通信芯片U4的VDD引脚与数字接地之间依次设有电容C16和电容C17，通信芯片U4的VCC引脚与3.3V输出电平相连，并且连接在电容C16和电容C17之间；

通信芯片U4的第一通信输入端口、第一通信输出端口均连接在处理器的串行接口DB9上；通信芯片U4的VEE引脚经电容C20接地，通信芯片U4的GND引脚数字接地。

可选的，所述RS485通信电路中包括通信芯片U3，通信芯片U3的DE引脚经由电阻R10与数字接地连接，通信芯片U3的VCC引脚与3.3V输出电平相连，通信芯片U3的A引脚和B引脚连接在带网络插座的变压器HR911105A上，通信芯片U3的GND引脚数字接地。

可选的，所述带网络插座的变压器HR911105A的G+引脚上连接有电阻R14，所述带网络插座的变压器HR911105A的Y+引脚上连接有电阻R15，所述带网络插座的变压器HR911105A的G-、Y-引脚接地。

可选的，所述无线通信电路中设有SIM800C模块。

本实用新型提供的技术方案带来的有益效果是：

通过在信息采集终端中的处理器处设有处理器外围电路，从而为处理器提供完整的供电、时钟频率、复位、调试、通信等必需的功能。最终令处理器完成信息采集和处理的完整流程，使得电力人员能够快速的根据采集到的信息完 成汇总处理的任务，提高了工作效率。

附图说明

为了更清楚地说明本实用新型的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型提供的处理器外围电路的结构示意图；

图2是本实用新型提供的处理器外围电路中供电电路的结构示意图；

图3是本实用新型提供的处理器外围电路中晶振电路的结构示意图；

图4是本实用新型提供的处理器外围电路中复位电路的结构示意图；

图5是本实用新型提供的处理器外围电路中调试电路的结构示意图；

图6是本实用新型提供的处理器外围电路中RS232电路的结构示意图；

图7是本实用新型提供的处理器外围电路中RS485电路的结构示意图。

具体实施方式

为使本实用新型的结构和优点更加清楚，下面将结合附图对本实用新型的结构作进一步地描述。

实施例一

本实用新型提供了处理器外围电路，如图1所示，所述处理器外围电路与处理器连接，所述处理器外围电路包括：

用于向处理器供电的供电电路，为处理器提供始终频率的晶振电路，与处理器的NRST引脚连接、为处理器提供复位功能的复位电路，为处理器提供调试接口的调试电路，以及为处理器提供与周边电路通信的通信电路。

在实施中，为了令信息采集终端具有完整的数据处理能力，通过在信息采集终端中的处理器处设有处理器外围电路，从而为处理器提供完整的供电、时钟频率、复位、调试、通信等必需的功能。最终令处理器完成信息采集和处理的完整流程，使得电力人员能够快速的根据采集到的信息完成汇总处理的任务，提高了工作效率。

其中，如图2所示，所述供电电路为提供DC5V转DC3.3V的电路，供电电路包括电平转换芯片P1，电平转换芯片包括输入端、输出端和接地端，在输入端和接地端之间设有并联的电容C6和电容C8，在输出端和接地端之间设有并联的电容C7和电容C9；在输入端设有5.5V输入电平，在输出端设有3.3V 输出电平，在3.3V输出电平与数字接地之间依次设有电阻R8、发光二极管D1和电阻R12。

所用到的电平转换芯片P1为LM1117，其压差在1.2V输出，负载电流为800mA时为1.2V。它与国家半导体的工业标准器件LM317有相同的管脚排列。LM1117有可调电压的版本，通过2个外部电阻可实现1.25～13.8V输出电压范围。另外还有5个固定电压输出(1.8V、2.5V、2.85V、3.3V和5V)的型号，本系统选用3.3V固定电压输出。LM1117提供电流限制和热保护。电路包含1个齐纳调节的带隙参考电压以确保输出电压的精度在±1％以内。LM1117系列具有LLP、TO-263、SOT-223、TO-220和TO-252D-PAK封装。输出端需要一个至少10uF的钽电容来改善瞬态响应和稳定性，所以在输入和输出分别应用了C6、C7两个10uF的钽电容。

可选的，所述晶振电路包括晶振芯片Y1，晶振芯片Y1设有第一引脚和第二引脚，第一引脚与晶振电路输出端连接，第二引脚与晶振电路输入端连接，在第一引脚与数字接地之间设有电容C2，在第二引脚与数字接地之间设有电容C1。

在实施中，晶振电路的结构如图3所示，连接在处理器的异步复位脚即NRST引脚上。处理器自带有内部RC震荡器，即可为高速内部时钟ms提供晶振。该RC振荡器误差为1％左右，内部RC振荡器的精度通常比用HSE(外部晶振)要差上十倍以上，在时序、功耗等要求不严格的时候，可以利用内部震荡电路。但是当处理器使用HSI时，最高系统时钟的频率是达不到72MHz的。因此多数情况下，需要利用外部晶体振荡器来提供时钟信号。外部振荡器分为有源振荡电路和无源振荡电路，选择这两类晶振上主要是看考虑成本和精度。根据实际情况，这里选择了无源晶振。

可选的，所述复位电路包括开关S1，开关S1的一端经电阻R9与3.3V输出电平相连，开关S1的另一端接地；在开关S1的两端并联有电容C13，开关S1的未接地的一端与处理器的NRST引脚连接。

在实施中，复位电路的结构图如图4所示，微控制器系统在启动后首先需要复位，复位的作用是使主芯片及各可编程原件处于预先设定的初始状态。复位电路主要有四种类型:(1)微分型复位电路；(2)积分型复位电路；(3)比较器型复位 电路；(4)看门狗型复位电路。由于本设计中从表头的复位只是为了调试图像方便，因此采用较简单的阻容手动按键复位电路即可满足要求。

可选的，所述调试电路，包括调试芯片U2，调试芯片U2上设有与3.3V输出电平连接的引脚VCC，还设有/TRST引脚、TDI引脚、TMS引脚、TCK引脚、RTCK引脚、TDO引脚、/SRST引脚和GND接地引脚；其中，

/TRST引脚与3.3V输出电平之间设有电阻R5，TDI引脚与3.3V输出电平之间设有电阻R4，TMS引脚与3.3V输出电平之间设有电阻R5，TCK、RTCK引脚与3.3V输出电平之间设有电阻R5，TDO引脚与3.3V输出电平之间设有电阻R5，/SRST引脚与NRST引脚连接。

在实施中，调试电路的结构示意图如图5所示，处理器的下载程序主要可分以下两种:(1)J-Flash或MDK配置下载，这种方式需要用到J-link下载仿真器；(2)ISP下载，即串口下载，需要用到串口下载软件和电平转换硬件支持。因此可见，调试接口电路并非系统运行的必要的接口电路，但为了方便系统 开发和软件代码调试，本设计使用了20pin的标准JTAG接口。

处理器有BOOTO和BOOT1两个引脚，通过连接设置不同电平，可以改变启动地址区域和下载方式。一般BOOTO和B00T1都接到GND(0)。但如果使用ISP串口下载，应使BOOT1＝0，BOOTO＝1，这里串口下载完成后，应把BOOTO的接回GND，否则会复位启动后不从代码区运行。一般来说，直接把BOOTO和B00T1都接地即可。故而这里先把B00T1拉低，通过10K电阻接地，即 开启JTAG功能。

可选的，所述通信电路包括基于串行通信接口的有线通信电路以及基于GPRS通信方式的无线通信电路。

在实施中，所述有线通信电路包括RS232通信电路和RS485通信电路。

具体的，所述RS232通信电路的结构如图6所示，包括通信芯片U4，在通信芯片U4的第一电容引脚对之间设有电容C18；在通信芯片U4的第二电容引脚对之间设有电容C19；在通信芯片U4的VDD引脚与数字接地之间依次设有电容C16和电容C17，通信芯片U4的VCC引脚与3.3V输出电平相连，并且连接在电容C16和电容C17之间；

通信芯片U4的第一通信输入端口、第一通信输出端口均连接在处理器的串 行接口DB9上；通信芯片U4的VEE引脚经电容C20接地，通信芯片U4的GND引脚数字接地。

可选的，所述RS485通信电路的结构如图7所示，包括通信芯片U3，通信芯片U3的DE引脚经由电阻R10与数字接地连接，通信芯片U3的VCC引脚与3.3V输出电平相连，通信芯片U3的A引脚和B引脚连接在带网络插座的变压器HR911105A上，通信芯片U3的GND引脚数字接地。

用于RS485通信芯片为：SP3485。SP3485是+3.3V低功耗半双工收发器家族的成员，它们完全满足RS-485和RS-422串行协议的要求。与Sipex的SP481、SP483和SP485的管脚互相兼容，同时兼容工业标准规范。SP3481和SP3485由Sipex特有的BiCMOS工艺制造而成，但性能不受影响。

SP3485的驱动器输出是差分输出，满足RS-485和RS-422标准。空载时输出电压的大小为0V～+3.3V。即使在差分输出连接了54Ω负载的条件下，驱动器仍可保证输出电压大于1.5V。SP3485有一根使能控制线(高电平有效)。DE(Pin3)上的逻辑高电平将使能驱动器的差分输出。如果DE(Pin3)为低，则驱动器输出呈现三态。

SP3485收发器的数据传输速率可高达10Mbps。驱动器输出最大250mA ISC的限制使SP3485可以承受-7.0V～+12.0V共模范围内的任何短路情况，保护IC不受到损坏。

SP3485接收器的输入是差分输入，输入灵敏度可低至±200mV。接收器的输入电阻通常为15kΩ(最小为12kΩ)。－7V～+12V的宽共模方式范围允许系统之间存在大的零电位偏差。SP3485的接收器有一个三态使能控制脚。如果RE(Pin2)为低，接收器使能，反之接收器禁止。

SP3485接收器的数据传输速率可高达10Mbps。两者的接收器都有故障自动保护(fail-safe)特性，该特性可以使得输出在输入悬空时为高电平状态。

可选的，所述带网络插座的变压器HR911105A的G+引脚上连接有电阻R14，所述带网络插座的变压器HR911105A的Y+引脚上连接有电阻R15，所述带网络插座的变压器HR911105A的G-、Y-引脚接地。

在实施中，本文系统的数据传输系统以处理器F103CBT6为主控芯片，通过串口通讯方式与AT指令集控制支持TCP/IP协议的GPRS模块SIM800C，该 模块支持域名解析与IP地址直接连接两种方式连接服务器，并结合通讯异常处理与心跳包机制，大幅提高GPRS与服务器端的传输稳定性。作为测试，模拟已经采集到设备周围环境温度及其他传感器状态作为传输数据，不间断地传输至远程服务器端。

GPRS无线通信方式，采用SIM com公司2015年下旬最新生产的SIM800C模块，该模块用于替代之前SIM800E模块，价格低廉，主要工作在850/900/1800/1900MHz频率，满足GSM2/2+标准，支持GSM/GPRS与AT指令控制，其性能稳定，外观小巧，性价比高，多样化的硬件接口可方便地与单片机或PLC进行通讯，支持双SIM卡，可低功耗实现SMS和数据信息的传输。SIM800C尺寸为17.6mm×15.7mm×2.3mm，能适用于各种紧凑型产品设计需求。

本实用新型提供了与处理器连接的处理器外围电路，该处理器外围电路包括：用于向处理器供电的供电电路，为处理器提供始终频率的晶振电路，与处理器的NRST引脚连接、为处理器提供复位功能的复位电路，为处理器提供调试接口的调试电路，以及为处理器提供与周边电路通信的通信电路。通过在信息采集终端中的处理器处设有处理器外围电路，从而为处理器提供完整的供电、时钟频率、复位、调试、通信等必需的功能。最终令处理器完成信息采集和处理的完整流程，使得电力人员能够快速的根据采集到的信息完成汇总处理的任务，提高了工作效率。

上述实施例中的各个序号仅仅为了描述，不代表各部件的组装或使用过程中的先后顺序。

以上所述仅为本实用新型的实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.处理器外围电路，其特征在于，所述处理器外围电路与处理器连接，所述处理器外围电路包括：

用于向处理器供电的供电电路，为处理器提供始终频率的晶振电路，与处理器的NRST引脚连接、为处理器提供复位功能的复位电路，为处理器提供调试接口的调试电路，以及为处理器提供与周边电路通信的通信电路；

其中，所述供电电路为提供DC5V转DC3.3V的电路，供电电路包括电平转换芯片P1，电平转换芯片包括输入端、输出端和接地端，在输入端和接地端之间设有并联的电容C6和电容C8，在输出端和接地端之间设有并联的电容C7和电容C9；在输入端设有5.5V输入电平，在输出端设有3.3V输出电平，在3.3V输出电平与数字接地之间依次设有电阻R8、发光二极管D1和电阻R12。

2.根据权利要求1所述的处理器外围电路，其特征在于，所述晶振电路包括晶振芯片Y1，晶振芯片Y1设有第一引脚和第二引脚，第一引脚与晶振电路输出端连接，第二引脚与晶振电路输入端连接，在第一引脚与数字接地之间设有电容C2，在第二引脚与数字接地之间设有电容C1。

3.根据权利要求1所述的处理器外围电路，其特征在于，所述复位电路包括开关S1，开关S1的一端经电阻R9与3.3V输出电平相连，开关S1的另一端接地；在开关S1的两端并联有电容C13，开关S1的未接地的一端与处理器的NRST引脚连接。

4.根据权利要求1所述的处理器外围电路，其特征在于，所述调试电路，包括调试芯片U2，调试芯片U2上设有与3.3V输出电平连接的引脚VCC，还设有/TRST引脚、TDI引脚、TMS引脚、TCK引脚、RTCK引脚、TDO引脚、/SRST引脚和GND接地引脚；其中，

/TRST引脚与3.3V输出电平之间设有电阻R5，

TDI引脚与3.3V输出电平之间设有电阻R4，

TMS引脚与3.3V输出电平之间设有电阻R5，

TCK、RTCK引脚与3.3V输出电平之间设有电阻R5，

TDO引脚与3.3V输出电平之间设有电阻R5，

/SRST引脚与NRST引脚连接。

5.根据权利要求1至4任一样所述的处理器外围电路，其特征在于，所述通信电路包括基于串行通信接口的有线通信电路以及基于GPRS通信方式的无线通信电路。

6.根据权利要求5所述的处理器外围电路，其特征在于，所述有线通信电路包括RS232通信电路和RS485通信电路。

7.根据权利要求6所述的处理器外围电路，其特征在于，所述RS232通信电路中包括通信芯片U4，在通信芯片U4的第一电容引脚对之间设有电容C18；在通信芯片U4的第二电容引脚对之间设有电容C19；在通信芯片U4的VDD引脚与数字接地之间依次设有电容C16和电容C17，通信芯片U4的VCC引脚与3.3V输出电平相连，并且连接在电容C16和电容C17之间；

通信芯片U4的第一通信输入端口、第一通信输出端口均连接在处理器的串行接口DB9上；通信芯片U4的VEE引脚经电容C20接地，通信芯片U4的GND引脚数字接地。

8.根据权利要求6所述的处理器外围电路，其特征在于，所述RS485通信电路中包括通信芯片U3，通信芯片U3的DE引脚经由电阻R10与数字接地连接，通信芯片U3的VCC引脚与3.3V输出电平相连，通信芯片U3的A引脚和B引脚连接在带网络插座的变压器HR911105A上，通信芯片U3的GND引脚数字接地。

9.根据权利要求8所述的处理器外围电路，其特征在于，所述带网络插座的变压器HR911105A的G+引脚上连接有电阻R14，所述带网络插座的变压器HR911105A的Y+引脚上连接有电阻R15，所述带网络插座的变压器HR911105A的G-、Y-引脚接地。

10.根据权利要求5所述的处理器外围电路，其特征在于，所述无线通信电路中设有SIM800C模块。