CN206412344U - 一种小型化高散热性的线性功率放大器结构 - Google Patents

一种小型化高散热性的线性功率放大器结构 Download PDF

Info

Publication number
CN206412344U
CN206412344U CN201720099828.6U CN201720099828U CN206412344U CN 206412344 U CN206412344 U CN 206412344U CN 201720099828 U CN201720099828 U CN 201720099828U CN 206412344 U CN206412344 U CN 206412344U
Authority
CN
China
Prior art keywords
power amplifier
substrate
chip
pad
amplifier chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201720099828.6U
Other languages
English (en)
Inventor
王宏杰
马雷
彭小滔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xu Jun
Original Assignee
Hefei Lei Cheng Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Lei Cheng Microelectronics Co Ltd filed Critical Hefei Lei Cheng Microelectronics Co Ltd
Priority to CN201720099828.6U priority Critical patent/CN206412344U/zh
Application granted granted Critical
Publication of CN206412344U publication Critical patent/CN206412344U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种小型化高散热性的线性功率放大器结构小型化高散热性的线性功率放大元件结构，其特征是将功率放大芯片预先埋入至有机基板内部，功率放大芯片背面粘贴于基板内部的金属层上；功率放大芯片正面的电极通过基板内部的金属印制电路和过孔进行信号传输，并最终连接至基板外表层相应的焊盘；基板外表层焊盘上焊接金属焊球以及相应的无源器件。本实用新型能使功率放大芯片的散热路径尽可能缩短，同时又能充分利用基板内部空间，从而达到高散热性和缩小器件尺寸的目的。

Description

一种小型化高散热性的线性功率放大器结构
技术领域
本实用新型涉及线性功率放大元件的结构，具体的一种小型化高散热性的线性功率放大器结构。
背景技术
功率放大器是无线通信连接中的一个核心元件，对于射频发射前端的主力元器件射频功率放大器及其模块来说，就意味着在新的频段利用率高的调制解调方式下，功率放大器必须具有较高的线性度来保障射频信号能够放大传输并且能够尽量少信号失真。然而由于功率放大芯片本身的发热量大，器件的散热性将直接影响到线性度和放大效率，所以散热能力往往是功率放大器设计时需要重点考虑的因素。一般功率放大芯片与基板的连接方式基本有两种，一种是通过飞线技术连接芯片上的焊盘和基板上的焊盘节点，另一种是倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。
以常见无线通信功率放大器输出级连接方式为例，市场上已有的大部分功率放大器是通过飞线技术把功率放大器芯片与基板实现连接，如图1所示。有的接地方式也可能是采用晶圆贯通接地TWV，如图2所示。这两种连接方法普遍用于线性放大器的设计。但是无论是飞线或者晶圆贯通接地方式散热效果都不理想，因为商业HBT晶体管的发射极大多在晶体管多层材料的最上层，电流需要通过飞线或晶体管发射极之下的多层材料包括基级层，集电极层，衬底层，然后通过晶圆背面的金属镀层接地，热量传递到基板焊盘，再通过基板的过孔和多层金属布线，将热量传导至基板表面。这样长的一个通路会引起电感以及电阻过大，从而导热效率很差。
另一种市场常见芯片连接采用倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。这种方式常见于多管脚的高性能处理器芯片，近来市场上逐渐出现功率放大器的电路通过倒装芯片技术把功率放大器芯片与基板实现连接。这种设计如图3所示，倒装芯片接地节点通过很大面积的焊锡或是铜柱与基板焊接接地，热量可直接从芯片表面传递到基板焊盘，再通过基板的过孔和多层金属布线，将热量传导至基板表面。由于芯片发热不需要经过很长的路径即可传导至基板，所以相比飞线方式设计，散热效果更好一些。但是不足之处在于热量仍然要经过基板内部多层布线和过孔才能传递至基板表面。因此，对于多层基板设计，散热性能将会是很大的挑战。
另一方面，随着移动终端的尺寸朝更小更薄的趋势发展，对功率放大器的尺寸也要求变得越来越小。图1、2、3的设计都属于二维排列结构，功率放大芯片和无源器件都是摆放在同一平面上进行连接。因此，在同样尺寸和数量的功率放大芯片及无源器件情况下，二维排列结构不可避免需要更大的平面面积。
实用新型内容
本实用新型为解决上述现有技术中存在的不足之处，提供了一种小型化高散热性的线性功率放大器结构，以期能通过将芯片预先埋入基板的方法，充分利用基板内部空间，同时缩短器件的散热路径，从而达到减小尺寸和提高散热性的目的。
本实用新型为解决技术问题采用如下技术方案：
本实用新型一种小型化高散热性的线性功率放大器结构的特点是：设置基板的结构包括：上层金属层、中间的基板core材和下层金属层；所述上层金属层和下层金属层上包含有印制电路并相应设置有过孔；
在所述基板core材上通过键合胶设置有功率放大芯片；所述功率放大芯片的背面为衬底，并朝向所述上层金属层，所述功率放大芯片的正面包括含电路和输入输出电极，并朝向所述下层金属层；
在所述上层金属层和下层金属层的表面设置有若干个焊盘，并覆盖有阻焊材料层；
所述功率放大芯片正面的输入输出电极通过相应过孔与下层金属层表面相应的焊盘相连通，所述下层金属层表面的焊盘上焊接有金属焊球作为放大元件的输入输出引脚和接地GND引脚；
在所述上层金属层表面的相应焊盘焊接有无源器件；
本实用新型所述的线性功率放大器结构的特点也在于：设置所述下层金属层表面的接地GND引脚焊盘的开口大于其金属焊球的直径。
与已有技术相比，本实用新型有益效果体现在：
1、相比市场上大多数功率放大器采用飞线连接或晶圆贯通接地设计而言，本实用新型的芯片预先埋入基板的设计，芯片接地电极可直接连接在基板上，不仅减少了飞线的应用，同时能大大减少了接地的电阻以及电感，从而提高了放大器的导热效率，成本更低。
2、本实用新型在基板内部放置功率放大芯片的设计，不仅省略了倒装芯片设计所需要的金属凸点，且接地电极连接在基板内部的金属层，更加靠近基板表面的GND引脚，能大大缩短了散热路径，提高了放大器的导热效率。
3、本实用新型的设计结构方法，充分利用了基板内部的空间，将功率放大芯片和无源器件的排列方式从市场上现有的二维排列改变为三维结构，大大提高了空间利用率，能有效减小器件的尺寸。
附图说明
图1为现有飞线技术线性功率放大器示意图；
图2为现有晶圆贯通接地线性功率放大器示意图；
图3为现有倒装芯片技术线性功率放大器示意图；
图4为本实用新型芯片埋入式线性功率放大器示意图；
图中标号：100功率放大芯片；110输入输出电极；120CMOS芯片；200键合胶；300基板；310基板core材；330焊盘；340过孔；400无源器件；600输入输出引脚；610接地GND引脚。
具体实施方式
本实施例中，如图4所示，一种小型化高散热性的线性功率放大器结构，包括：一个功率放大芯片100放置于有机基板内部、若干无源器件400焊接于基板300表面或放置于基板内部、金属焊球焊600接于基板表面相应的输入输出焊盘位置；功率放大芯片100包含衬底、电路层和表面若干个输入输出电极110；功率放大芯片100表面包含正面和背面，含电路和输入输出电极的面为正面，衬底部分为背面；有机基板包含多层印制电路和过孔，分别和功率放大芯片输入输出电极100、无源器件400、基板表面焊盘相互连接，且由有机材料填充和绝缘，形成完整的功率放大电路；具体的说，
是设置基板300的结构包括：上层金属层320、中间的基板core材310和下层金属层；上层金属层和下层金属层上包含有多层印制电路并相应设置有过孔340；多层基板电路的制作可采用有机印刷电路板工艺，具有良好的品质和可靠性。
在基板core材310上通过导电键合胶200设置有功率放大芯片100；功率放大芯片是指在包括但不限于硅、砷化镓等衬底材料上形成了具有功率放大功能集成电路的功能块；功率放大芯片100的背面为衬底，并朝向上层金属层320，功率放大芯片100的正面包括含电路和输入输出电极110，并朝向下层金属层；
在上层金属层和下层金属层的表面设置有若干个焊盘330，并覆盖有阻焊材料层500；
功率放大芯片100正面的输入输出电极110通过相应过孔340与下层金属层表面相应的焊盘330相连通，下层金属层表面的焊盘330上焊接有金属焊球作为放大元件的输入输出引脚600和接地GND引脚610；由于功率放大芯片的散热主要通过芯片正面接地GND电极，经过基板内部过孔和接地金属层向基板外表面接地引脚传递，因此，本实用新型的设计使得芯片发热区域离接地引脚最近，散热效率最优。
在上层金属层320表面可根据具体产品要求，预设相应的焊盘330焊接有无源器件400；
设置下层金属层表面的接地GND引脚610焊盘的开口大于其金属焊球的直径。本实施例中接地GND引脚610焊盘与其它输入输出引脚600焊盘不同，接地引脚焊盘开口远大于焊球直径，大面积金属层裸露出来，从而使芯片产生的热量有效散发出去。
综上所述，本实施例中的小型化高散热性的功率放大元件是采用优化元件内部结构的设计思想，通过把芯片100放置于基板300内部，减小了元件内部芯片并列放置所需的面积，并且使芯片发热区域和器件的接地GND引脚610之间的路径优化至最短，从而达到减小元件尺寸和提高散热性能的效果。
本实施例中，一种小型化高散热性的线性功率放大器结构的制作方法是按如下步骤进行：
步骤1、在基板core材310的上下两面均压合薄金属层，形成上层金属层320和下层金属层；
步骤2、通过导热性好的键合胶200将功率放大芯片100的衬底和上层金属层320粘合；
步骤3、通过半加成或加成工艺方法，在上层金属层320和下层金属层上印制多层电路，并打通过孔340将多层电路与功率放大芯片100正面的输入输出电极110相连通；
步骤4、在上层金属层和下层金属层的表面设置有若干个焊盘330，并填充有阻焊材料层500对焊盘进行绝缘处理；
步骤5、多层电路通过设置相应过孔340与相应的焊盘330相连通；
步骤6、可根据设计要求，将组成功率放大元件必需的无源器件400焊接在上层金属层320表面的相应焊盘330上；
步骤7、在下层金属层表面的焊盘330上焊接有金属焊球作为放大元件的输入输出引脚600和接地GND引脚610。
与现有设计方案比较，如图1、2、3三种现有典型的设计，都是先制作好有机基板，然后再把功率放大芯片键合在基板表面，以飞线或金属凸点等方式形成电路连接，最后芯片外部还要进行塑封以保护芯片和连接的可靠性。而本实施例中实用新型将功率放大芯片放置在基板内部，充分利用了垂直方向的空间，减少元件占用面积。
由于省略了飞线、芯片凸点、和塑封等工艺，相较现有设计方案具有一定的成本减少效果。根据具体设计需求，部分的无源器件400也可粘合在金属层320上，不影响元件整体的平面尺寸。
本实用新型主要应用可以在射频终端设备包括并不局限于移动电话，平板电脑，笔记本电脑，车载电子的无线通信设备，物联网的无线通信设备等等，也可以应用在其它无线通信设备之中，包括并不局限于通信基站，卫星无线通信，军用无线通信设备等等。任何在具体电路或芯片布局实现形式上的变化，都包括在本专利的涵盖范围之内。

Claims (2)

1.一种小型化高散热性的线性功率放大器结构，其特征是：设置基板(300)的结构包括：上层金属层(320)、中间的基板core材(310)和下层金属层；所述上层金属层和下层金属层上包含有印制电路并相应设置有过孔(340)；
在所述基板core材(310)上通过键合胶(200)设置有功率放大芯片(100)；所述功率放大芯片(100)的背面为衬底，并朝向所述上层金属层(320)，所述功率放大芯片(100)的正面包括含电路和输入输出电极(110)，并朝向所述下层金属层；
在所述上层金属层和下层金属层的表面设置有若干个焊盘(330)，并覆盖有阻焊材料层(500)；
所述功率放大芯片(100)正面的输入输出电极(110)通过相应过孔(340)与下层金属层表面相应的焊盘(330)相连通，所述下层金属层表面的焊盘(330)上焊接有金属焊球作为放大元件的输入输出引脚(600)和接地GND引脚(610)；
在所述上层金属层(320)表面的相应焊盘(330)焊接有无源器件(400)。
2.根据权利要求1所述的线性功率放大器结构，其特征是：设置所述下层金属层表面的接地GND引脚(610)焊盘的开口大于其金属焊球的直径。
CN201720099828.6U 2017-01-23 2017-01-23 一种小型化高散热性的线性功率放大器结构 Expired - Fee Related CN206412344U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720099828.6U CN206412344U (zh) 2017-01-23 2017-01-23 一种小型化高散热性的线性功率放大器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720099828.6U CN206412344U (zh) 2017-01-23 2017-01-23 一种小型化高散热性的线性功率放大器结构

Publications (1)

Publication Number Publication Date
CN206412344U true CN206412344U (zh) 2017-08-15

Family

ID=59557596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720099828.6U Expired - Fee Related CN206412344U (zh) 2017-01-23 2017-01-23 一种小型化高散热性的线性功率放大器结构

Country Status (1)

Country Link
CN (1) CN206412344U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783765A (zh) * 2017-01-23 2017-05-31 合肥雷诚微电子有限责任公司 一种小型化高散热性的线性功率放大器结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783765A (zh) * 2017-01-23 2017-05-31 合肥雷诚微电子有限责任公司 一种小型化高散热性的线性功率放大器结构及其制作方法

Similar Documents

Publication Publication Date Title
US10447210B2 (en) Flip chip amplifier for wireless device
US11205623B2 (en) Microwave device and antenna for improving heat dissipation
CN107068634A (zh) 一种小型化高散热性的多芯片功率放大器结构及其制作方法
CN211879369U (zh) 芯片封装结构及电子设备
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
CN105702659A (zh) 单封装无线通信装置
JP2002536819A (ja) 集積ｒｆ性能を備えたマルチチップモジュール
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
CN102779808B (zh) 集成电路封装和封装方法
CN112670278B (zh) 一种芯片封装结构及芯片封装方法
CN105789154A (zh) 一种倒装芯片模组
WO2018161450A1 (zh) 一种消费电子产品的主板及终端
CN206412345U (zh) 一种小型化高散热性的多芯片功率放大器结构
US20190295968A1 (en) Semiconductor packages
CN206412344U (zh) 一种小型化高散热性的线性功率放大器结构
CN204836090U (zh) 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器
CN104486907A (zh) 高频ipd模块三维集成晶圆级封装结构及封装方法
WO2008144459A1 (en) Apparatus for connecting integrated circuit chip to power and ground circuits
CN206460952U (zh) 无基板高散热性的多芯片线性功率放大器结构
CN211375603U (zh) 一种基于XC7Z045高性能通用信号处理SiP电路技术装置
CN106783765A (zh) 一种小型化高散热性的线性功率放大器结构及其制作方法
WO2023103497A1 (zh) 芯片结构、芯片结构的制作方法、电子设备
CN205546396U (zh) 用于手机的功率放大封装组件
CN105187014A (zh) 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器
CN213635986U (zh) 一种基于FPGA与DSP高性能通用数字信号处理SiP电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220112

Address after: 230000 Room 204, building 2, No. 2225, Huizhou Road, Baohe District, Hefei City, Anhui Province

Patentee after: Xu Jun

Address before: 230000 Room 408, block A3, innovation industrial park, No. 800, Wangjiang West Road, Hefei, Anhui

Patentee before: HEFEI LEICHENG MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170815

CF01 Termination of patent right due to non-payment of annual fee