CN206348634U - 一种基于fpga的多路数字量采集处理板卡 - Google Patents

Abstract

本实用新型涉及一种基于FPGA的多路数字量采集处理板卡，包括FPGA芯片、FPGA配置芯片、逻辑电平转换单元、VME总线接口单元、板级缓存单元、时钟单元和系统电源等模块构成，其中FPGA芯片AS配置模式的FPGA配置芯片使数字量采集处理板卡程序存储在FPGA配置芯片中；逻辑电平转换单元主要通过74LVTH16245集成电路完成数据总线电平转换与驱动；VME总线接口单元在FPGA芯片内部，实现VME总线数据传输格式的要求。本实用新型的一种基于FPGA的多路数字量采集处理板卡，是一款利用了VME总线优势的测试板卡，支持多路数据并行传输，可以实现高速率、高精度和大数据量传输，操作简单、易于维护，可以广泛应用于数模转换测试、信号采集分析和混合信号测试等方面。

Description

一种基于FPGA的多路数字量采集处理板卡

技术领域

本实用新型涉及一种工业现场数字量采集处理技术，特别是一种基于FPGA的多路数字量采集处理板卡。

背景技术

在工业测试领域一般需要对测试设备进行各种不同格式信号的采集，并对采集到的信号分析，最终显示、输出测试结果。工业采集卡如USB总线板卡、PCI总线板卡等，作为常用的信号采集设备使用十分方便。随着大规模集成电路的发展，信号测试领域又出现了各种数字信号传输的数字I/O板卡。目前，数字I/O板卡已经在自动化检测系统、电子和逻辑测试、面板和芯片校验、并行数据通信和电信设备检查等各个领域得到了广泛应用，然而在一些特殊的场合，对数据采集卡的采集速率和稳定性都有较高的要求。

发明内容

本实用新型的目的在于克服现有技术的不足，提出一种采集速率高，稳定性好的数字采集处理板卡。

本实用新型的一种基于FPGA的多路数字量采集处理板卡，包括FPGA芯片、FPGA配置芯片、逻辑电平转换单元、VME总线接口单元、板级缓存单元、时钟单元和系统电源等模块构成，其中用来实现工业现场测试设备的数据采集及逻辑处理的FPGA芯片为协处理器，主要实现输入输出信号的串并、并串变化和速率变换等逻辑处理；用来实现FPGA芯片AS配置模式的FPGA配置芯片基于硬件描述语言VHDL使数字量采集处理板卡程序存储在FPGA配置芯片中；逻辑电平转换单元主要通过74LVTH16245集成电路完成数据总线电平转换与驱动；VME总线接口单元在FPGA芯片内部，通过VHDL语言编程实现VME总线数据传输格式的要求；板级缓存单元用来缓存数字量采集处理板卡与上位机通信过程中产生的数据，时钟单元用于向数字量采集处理板卡提供工作基准时钟信号，系统电源为基于FPGA的多路数字量采集处理板卡各功能单元提供板级电源。本实用新型利用了VME总线优势，既可以向工业现场设备发送不同类型的信号，也可以采集工业现场设备返回的数据，支持多路数据并行传输，数据传输速率和精度较高，并且可以实现大数据量的传送。数据发送时，测试人员可以在上位机测试软件中设置不同的信号序列，并根据测试需要设置数据格式及数据速率；数据采集时，可接收不同速率及电平的数据，并在上位机测试软件中进行显示，用于观察测试结果。

进一步，本实用新型的基于FPGA的多路数字量采集处理板卡与输入信号端之间采用光电耦合器进行隔离，光电耦合器D1PS2805的1脚与2脚通过电阻R1、电阻R2组成的光电耦合保护电路与电阻R3、电容C1组成的光电耦合吸收电路实现连接，光电耦合器D1PS2805的4脚通过电阻R4上拉后送入FPGA芯片进行逻辑处理。

进一步，本实用新型的基于FPGA的多路数字量采集处理板卡与输出信号端之间采用光继电器进行隔离，光继电器P2、P1的输入端通过电阻R1、R2组成的保护电路与FPGA芯片的IO管脚连接，光继电器P2、P1的输出端OUT1、OUT2分别与插座S1的1脚与2脚相连。

与现有技术相比，本实用新型具有以下有益的技术效果：

本实用新型的一种基于FPGA的多路数字量采集处理板卡，是一款利用了VME总线优势的测试板卡，支持多路数据并行传输，可以实现高速率、高精度和大数据量传输，操作简单，易于维护，稳定性好，可以广泛应用于数模转换测试、信号采集分析和混合信号测试等方面。

附图说明

图1为本实用新型的多路数字量采集处理板卡工作模式示意图。

图2为本实用新型的系统框图。

图3为本实用新型的据处理框图。

图4为本实用新型的输入光电耦合保护电路。

图5为本实用新型的输出光继电器隔离电路。

具体实施方式

下面结合具体的实施例对本实用新型做进一步的详细说明。

参见附图1，基于FPGA的多路数字量采集处理板卡，通过上位机程序控制其工作模式，采用ARM芯片作为主处理器，通过VME总线与上位机实现通信，ARM处理器内部具有JTAG型扫描链，可以提供JTAG接口实现系统在线调试。参见附图2，该基于FPGA的多路数字量采集处理板卡包括FPGA芯片1、FPGA配置芯片2、逻辑电平转换单元3、VME总线接口单元4、板级缓存单元5、时钟单元6和系统电源7等模块构成，其中FPGA芯片1主要实现输入输出信号的串并、并串变化、速率变换等逻辑处理；FPGA配置芯片2主要用来实现FPGA芯片1的AS配置模式，基于硬件描述语言VHDL实现的数字量采集处理板卡程序存储在FPGA配置芯片2中；逻辑电平转换单元3主要通过74LVTH16245集成电路，完成数据总线电平转换与驱动；VME总线接口单元4在FPGA芯片内部，通过VHDL语言编程实现VME总线数据传输格式的要求；板级缓存单元5用来缓存数字量采集处理板卡与上位机通信过程中产生的数据；时钟单元6用于向数字量采集处理板卡提供工作基准时钟信号；系统电源7为基于FPGA的多路数字量采集处理板卡各功能单元提供板级电源。该基于FPGA的多路数字量采集处理板卡通过上位机程序控制其工作模式，包括激励数据的产生、激励数据的发送、测试数据的采集和测试数据的显示及存储。激励数据的产生与发送为数字量采集处理板的输出方向，测试数据的采集与显示为数字量采集处理板输入方向。上位机在数字量采集处理板的操作界面按通道生成数据，上位机设置数据发送的格式、速率，数字量采集处理板以选择的数据格式向被测设备发送激励数据，同时向被测设备发送同步时钟用于数据同步。上位机根据被测设备发送的测试数据格式选定数字量采集处理板的输入数据速率及逻辑电平，同时被测设备为数字量采集处理板提供触发信号及同步时钟信号。当上位机需要显示测试数据时，数字量采集处理板将采集的数据送往上位机显示。整个系统具备较高的兼容性和可扩展性。

参见附图3该基于FPGA的多路数字量采集处理板卡与来自于工业现场设备的32路数字输入信号之间采用光电耦合器进行隔离，与输出信号端之间采用光继电器进行隔离。参见附图4，隔离1路数字输入信号的光电耦合器D1PS2805的1脚与2脚通过电阻R1、电阻R2组成的光电耦合保护电路与电阻R3、电容C1组成的光电耦合吸收电路实现连接，光电耦合器D1PS2805的4脚通过电阻R4上拉后送入FPGA芯片1进行逻辑处理。数字输入信号经光耦隔离后送入FPGA芯片进行逻辑处理，并送入CPU处理，最后通过VME总线发送给上位机显示。上位机需要向工业现场设备传送数据时，在数字量采集处理板的操作界面按通道生成数据，上位机设置数据发送的格式、速率，数字量采集处理板以选择的数据格式向被测设备发送激励数据，同时向被测设备发送同步时钟用于数据同步。以达到减少外界信号对于数字输入信号的干扰。光电耦合电路设计中采用吸收电路，提够输入信号的门限，从而杜绝感应耦合产生低压信号造成的误操作。参见附图5，隔离两路数字输出信号的光继电器AQY212的P2和P1输入端通过电阻R1、R2组成的保护电路与FPGA芯片1的IO管脚连接，光继电器P2、P1的输出端OUT1、OUT2分别与插座S1的1脚与2脚相连，从而增强抗干扰能力，增加信号输出的稳定性。

Claims (3)

1.一种基于FPGA的多路数字量采集处理板卡，其特征在于，包括FPGA芯片(1)、FPGA配置芯片(2)、逻辑电平转换单元(3)、VME总线接口单元(4)、板级缓存单元(5)、时钟单元(6)和系统电源(7)等模块构成，其中用来实现工业现场测试设备的数据采集及逻辑处理的FPGA芯片(1)为协处理器；用来实现FPGA芯片(1)AS配置模式的FPGA配置芯片(2)基于硬件描述语言VHDL使数字量采集处理板卡程序存储在FPGA配置芯片(2)中；逻辑电平转换单元(3)主要通过74LVTH16245集成电路完成数据总线电平转换与驱动；VME总线接口单元(4)在FPGA芯片(1)内部实现，通过VHDL语言编程实现VME总线数据传输格式的要求。

2.根据权利要求1所述的基于FPGA的多路数字量采集处理板卡，其特征在于，该处理板卡与输入信号端之间采用光电耦合器进行隔离，光电耦合器D1PS2805的1脚与2脚通过电阻R1、电阻R2组成的光电耦合保护电路与电阻R3、电容C1组成的光电耦合吸收电路实现连接，光电耦合器D1PS2805的4脚通过电阻R4上拉后送入FPGA芯片(1)进行逻辑处理。

3.根据权利要求1所述的基于FPGA的多路数字量采集处理板卡，其特征在于，该处理板卡与输出信号端之间采用光继电器进行隔离，光继电器P2、P1的输入端通过电阻R1、R2组成的保护电路与FPGA芯片(1)的IO管脚连接，光继电器P2、P1的输出端OUT1、OUT2分别与插座S1的1脚与2脚相连。