CN206224175U - 一种工业神经网络控制器 - Google Patents

Abstract

本实用新型涉及工业控制领域，具体公开了一种工业神经网络控制器，包括电源电路、3G通信接口、RS485通信电路、单片机、FLASH芯片、LED指示灯、FPGA芯片、外部时钟电路、信号调理电路、驱动电路。所述电源电路与单片机及FPGA芯片连接，用于提供电源；所述3G网络通信接口与单片机连接，用于单片机程序升级；所述RS485通信电路与单片机连接，用于总线通信；所述FLASH芯片与FPGA连接，用于存放神经网络模型参数；LED指示灯与单片机相连，用于指示工作状态；所述FPGA芯片通过并口与单片机连接，用于计算神经网络控制量；外部时钟电路与单片机和FPGA连接，用于提供同步的时钟信号；所述信号调理电路与单片机连接，用于调理采集到的信号；所述驱动电路用于放大单片机输出信号。该神经网络控制器集成度高，并行计算能力强，特别适用于非线性工业对象的控制。

Description

一种工业神经网络控制器

技术领域

本实用新型涉及工业控制领域，具体公开了一种工业神经网络控制器。

背景技术

工业控制器通常用于石油、化工、冶金、轻工、发电等工业生产过程中的自动控制中，在工业生产设备中占有极其重要的地位。随着工业和现代科学技术的发展，生产工艺变得日益复杂。由于工业被控对象本身所固有的惯性、时间滞后特性及其动力学特性的内部不确定性和外部环境扰动的不确定性，使很多过程控制问题复杂化。人们对工业过程总体性能，如控制精度、响应速度、系统稳定性及适应能力的要求也不断提高。在这种情况下，要想精确地描述复杂对象与系统的任何物理现象和运动状态是十分困难的，因而传统的建立在对象精确模型上的控制方法往往难以满足闭环优化控制的要求。

传统的工业控制通常都采用PID控制，这是因为PID控制具有结构简单，容易实现，控制效果好，稳态精度高等特点，且PID算法原理简明，参数物理意义明确，理论分析体系完整，为广大控制工程师所熟悉。但是传统PID控制是基于准确模型的，且系统特性变化与控制量之间是线性映射关系，所以PID控制在解决大时滞，参数变化大和非线性的过程控制问题时无法获得良好的静态和动态性能。

神经网络以其很强的适应于复杂环境和多目标控制要求的自学习能力，并能以任意精度逼近任意非线性连续函数的特性引起控制界的广泛关注。人们普遍意识到神经网络控制理论的研究和应用在现代自动控制领域中有着重要的地位和意义。并且神经网络控制不需要精确的数学模型，因而是解决不确定性系统控制的一种有效途径。此外，神经网络以其高度并行的结构所带来的强容错性和适应性，对于给定的系统很容易处理，也易于与传统的控制技术相结合。

传统的工业控制器通常采用单片机等通用芯片作为处理器，而普通单片机的计算资源较少，其并行程度和计算速度无法满足应用神经网络控制的实时性需求。鉴于工业控制的发展需求，迫切需要研制一种新型神经网络控制器来克服上述方案的技术缺陷。

实用新型内容

本实用新型的目的在于提供一种工业神经网络控制器，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种工业神经网络控制器，包括电源电路、3G通信模块、RS485通信电路、单片机、FLASH芯片、LED指示灯、FPGA芯片、外部时钟电路、信号调理电路、驱动电路；所述电源电路与单片机及FPGA芯片连接，3G网络通信接口与单片机连接，RS485通信电路与单片机连接，FLASH芯片与FPGA连接，LED指示灯与单片机相连，FPGA芯片与单片机相连接，外部时钟电路与单片机和FPGA连接，信号调理电路与单片机连接，驱动电路与单片机连接。

作为本实用新型进一步的方案：所述工业神经网络控制器的电源电路由LM5007芯片、LM1117-5芯片、LM1117-3.3芯片及外围电子元件组成，能提供12V、5V、3.3V三个等级的电压，分别为驱动电路、单片机外设、FPGA提供电源。

作为本实用新型进一步的方案：所述工业神经网络控制器的3G通信模块采用华为EM770W，与单片机UART接口相连，实现远程升级单片机程序。

作为本实用新型进一步的方案：所述工业神经网络控制器的单片机与FPGA采用并行的方式传输数据，单片机的13个端口直接与FPGA的13个端口相连；单片机的端口1用作发送使能端，端口2用作读入使能端，端口3用作读入时钟端。

与现有技术相比，本实用新型的有益效果是：FPGA和单片机分别作为运算核心和控制信号，具有强大的实时运算能力；并且可以硬件描述语言以及原理图等方式实现神经网络设计，灵活实现多种基于神经网络控制策略；设置了3G通信电路，可实现对控制系统的远程升级与维护，降低了维护成本。

附图说明

图1为本实用新型的总体结构框图；

图2为本实用新型的电源电路结构框图；

图3为3G通信模块的结构框图；

图4为FPGA与单片机并行连接示意图；

图5为FPGA读数据时序图；

图6为单片机读入数据时序图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参阅图1，一种工业神经网络控制器，包括电源电路、3G通信模块、RS485通信电路、单片机、FLASH芯片、LED指示灯、FPGA芯片、外部时钟电路、信号调理电路、驱动电路；所述电源电路与单片机及FPGA芯片连接，3G网络通信接口与单片机连接，RS485通信电路与单片机连接，FLASH芯片与FPGA连接，LED指示灯与单片机相连，FPGA芯片与单片机相连接，外部时钟电路与单片机和FPGA连接，信号调理电路与单片机连接，驱动电路与单片机连接；

其中，信号调理电路用于将前级传递的电流信号、电压信号统一调理为0～3.3V电压信号，并与单片机的A/D采样口连接；所述信号调理电路包括5路输入端口，即该神经网络最多可以有5个输入变量。

参阅图2，本实用新型的工业神经网络控制器的电源电路由三部分构成，分别由LM5007芯片、LM1117-5芯片、LM1117-3.3芯片及其外围电子元件构成。初级12V电压由LM5007芯片产生，用于向驱动电路提供电源；次级5V电压由LM1117-5芯片产生，其输入端与LM5007输出端相连，输出端与单片机5V外设相连；末级3.3V电压由LM1117-3.3芯片产生，其输入端与LM1117-5芯片输出相连，输出端与单片机和FPGA相连。

参阅图3，本实用新型的3G模块由华为EM770W与其外围电路组成，由于EM770W模块为5V电平，而dsPIC33FJ32GS606单片机是3.3V电平，因此采用一个74LVC4245芯片进行双向电平转换。

所述RS485通信电路由收发器SN65HVD3082与单片机连接而成，该芯片为半双工收发器，采用5V供电，具有较高的通信速率与抗干扰性能；控制器通过RS485通信电路与控制站进行通信。

所述单片机采用dsPIC33FJ32GS606，该单片机是一款16为单片机，具有9路高速PWM输出，以及12路高分辨率10位AD模块。以该片单片机作为控制核心，能够满足一般工业控制中的信号处理与要求。

所述FPGA芯片采用Altera Cyclone IV-EP4CE115F29，该芯片采用了低成本、低功耗的FPGA架构，内含高达360个乘法器以及6.3Mb的嵌入式存储器。将在上位机中训练好的神经网络模型写入FLASH芯片，初始化时FPGA将从FLASH芯片中载入神经网络模型参数。

参阅图4，所述单片机与FPGA采用并行的方式传输数据，单片机的13个端口直接与FPGA的13个端口相连，其中端口1用作发送使能端，端口2用作读入使能端，端口3用作读入时钟端。

参阅图5，当读入使能端(READ_SN)为高电平而发送使能端(SEND_SN)为低电平时，FPGA在读入时钟(READ_CLK)控制下读入主机数据，在每个读入时钟下降沿时更新一次数据，在检测到读入时钟(READ_CLK)一次下降沿一次上升沿后读入一帧数据，每一帧数据代表一个神经网络逆模型变量。当检测到七组读入时钟(READ_CLK)下降沿和上升沿后即七个控制变量全部发送完成后，读入使能端(READ_SN)变为为低电平FPGA停止读入。FPGA根据接收到的数据进行神经网络逆模型运算并将运算所得到的控制量回传至单片机。

参阅图6，当发送使能端(SEND_SN)为高电平而读入使能端(READ_SN)为低电平时，单片机在读入时钟(READ_CLK)控制下读入FPGA数据，在每个读入时钟下降沿时更新一次数据，在检测到读入时钟(READ_CLK)一次下降沿一次上升沿后读入一帧数据，当检测到一组读入时钟(READ_CLK)下降沿和上升沿后即读取完成后发送使能端(SEND_SN)由高电平变为低电平主机停止读入。

所述驱动电路用于输出单片机产生的控制量所对应的电压信号，单片机根据FPGA的计算结果产生控制信号，驱动电路将控制信号放大。在本实用新型中，驱动电路采用MCP14E4作为驱动芯片，具有两路输入和两路输出，可输出0～12V电压信号。

本实用新型采用FPGA和单片机分别作为运算核心和控制核心实现协同作业，增强了工业控制器的计算能力，使得复杂的神经网络控制理论能够运用到工业现场中；并且可以硬件描述语言以及原理图等方式实现神经网络设计，灵活实现如神经网络前馈、神经网络逆控制等多种基于神经网络控制策略；设置了3G通信电路，可实现对控制系统的远程升级与维护，降低了维护成本；

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (4)

1.一种工业神经网络控制器，其特征在于，它包括电源电路、3G通信模块、RS485通信电路、单片机、FLASH芯片、显示器模块、FPGA芯片、外部时钟电路、信号调理电路、驱动电路；所述电源电路与单片机及FPGA芯片连接，用于提供电源；所述3G网络通信接口与单片机连接，用于数据远传；所述RS485通信电路与单片机连接，用于总线通信；所述FLASH芯片与FPGA连接，用于存放配置文件；所述LED指示灯与单片机相连，用于指示工作状态；所述FPGA芯片与单片机相连接，用于计算神经网络输出；外部时钟电路与单片机和FPGA连接，用于提供同步的时钟信号；所述信号调理电路与单片机连接，用于调理输入信号；所述驱动电路用于放大单片机输出信号。

2.根据权利要求1所述的工业神经网络控制器，其特征在于，所采用单片机为dsPIC33FJ32GS606单片机。

3.根据权利要求1所述的工业神经网络控制器，其特征在于，所采用FPGA芯片为AlteraCyclone IV-EP4CE115F29。

4.根据权利要求1所述的工业神经网络控制器，其特征在于，单片机的13个端口直接与FPGA的13个端口相连，采用并行的方式传输数据，其中第端口1用作发送使能端，端口2用作读入使能端，端口3用作读入时钟端，其余10个端口为数据口。