CN206178646U - 一种多通道烧录器的供电装置 - Google Patents

Abstract

本实用新型公开了一种多通道烧录器的供电装置，包括电源；输入端均与电源连接、输出端分别对应与待烧录芯片连接的N路供电电压处理装置；每路供电电压处理装置包括开关控制电路；输入端作为供电电压处理装置的输入端、控制端与开关控制电路连接、输出端与待烧录芯片接口的输入端连接的电源斜率控制电路；输出端作为供电电压处理装置的输出端的待烧录芯片接口。本实用新型在电源与待烧录芯片之间设置了电源斜率控制电路，当接收到开关控制信号中的开控制信号时，电源斜率控制电路控制供电电压以预设斜率进行缓慢上升，减少了可编程集成芯片因为供电电源的波动而烧录失败的情况，提高了烧录成功率。

Description

一种多通道烧录器的供电装置

技术领域

本实用新型涉及多通道烧录器供电技术领域，特别是涉及一种多通道烧录器的供电装置。

背景技术

在可编程集成芯片作为应用产品的核心器件的今天，对应用产品进行大批量生产时，需要将研发的程序烧录到可编程集成芯片里面，为了提高生产效率，将使用多通道烧录器来对可编程集成芯片同时进行程序的烧录，但是目前多通道烧录器的各个通道都是使用同一个电源，各个通道待烧录芯片的电源与共用电源直接相连，由于每个通道待烧录芯片的电源引脚一般都设计有去耦电容等，再加上待烧录芯片本身也是一种负载，这样将会出现当多通道烧录器的某个通道上电过程中，产生相对较大的电流，这将会对共用电源产生较大的影响，共用电源的电压可能会出现瞬间的变低，这样将会影响多通道烧录器的其它通道的正常烧录，从而由于共用电源的电压波动导致烧录成功率降低。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

实用新型内容

本实用新型的目的是提供一种多通道烧录器的供电装置，因为每个通道的上电是以预设斜率缓慢上升的，因此线路上的电流也是缓慢变化的，对电源不会有太大冲击，避免了该通道上电时对电源的影响，从而大大减少可编程集成芯片因为供电电源的波动而烧录失败的情况，提高了烧录成功率。

为解决上述技术问题，本实用新型提供了一种多通道烧录器的供电装置，包括：

用于输出供电电压的电源；

输入端均与所述电源连接、输出端分别对应与待烧录芯片连接的N路供电电压处理装置，其中，N为不小于2的整数；

每路所述供电电压处理装置包括：

用于输出开关控制信号的开关控制电路；

输入端作为所述供电电压处理装置的输入端、控制端与所述开关控制电路连接、输出端与待烧录芯片接口的输入端连接的电源斜率控制电路，所述电源斜率控制电路用于当接收到所述开关控制信号中的开控制信号时，将所述供电电压以预设斜率进行缓慢上升，进而为所述待烧录芯片供电；

输出端作为所述供电电压处理装置的输出端、烧录端与所述多通道烧录器的对应烧录通道连接的所述待烧录芯片接口。

优选地，所述电源斜率控制电路包括第一电阻、第二电阻、第一电容、第一开关管以及斜率控制器件，其中：

所述第一开关管的控制端作为所述电源斜率控制电路的控制端，所述第一开关管的第一端接地，所述第一开关管的第二端与所述第一电阻的第一端连接，所述第一电阻的第二端分别与所述第二电阻的第一端、所述第一电容的第一端、所述斜率控制器件的控制端连接，所述第一电容的第二端分别与所述第二电阻的第二端以及所述斜率控制器件的第一端连接，其公共端作为所述电源斜率控制电路的输入端，所述斜率控制器件的第二端作为所述电源斜率控制电路的输出端。

优选地，所述第一开关管为第一NPN，所述斜率控制器件为PMOS，其中，所述第一NPN的基极作为所述第一开关管的控制端，所述第一NPN的发射极作为所述第一开关管的第一端，所述第一NPN的集电极作为所述第一开关管的第二端；所述PMOS的栅极作为所述斜率控制器件的控制端，所述PMOS的源极作为所述斜率控制器件的第一端，所述PMOS的漏极作为所述斜率控制器件的第二端。

优选地，所述开关控制电路包括：

输入端与所述待烧录芯片接口连接、输出端与电源延时电路的输入端连接的检测电路，所述检测电路用于当所述待烧录芯片接口的盖合上或者打开时发出相应的开关触发信号至所述电源延时电路；

输出端与电源斜率控制电路的控制端连接、用于依据所述开关触发信号得到所述开关控制信号再输出的所述电源延时电路。

优选地，所述检测电路包括第三电阻、第四电阻、第五电阻、第二开关管以及光敏电阻，其中：

所述光敏电阻设置于所述待烧录芯片接口上；

所述光敏电阻的第一端与所述第二开关管的第一端连接，其公共端接地，所述光敏电阻的第二端分别与所述第三电阻的第一端以及所述第二开关管的控制端连接，所述第三电阻的第二端接电源，所述第二开关管的第二端分别与所述第四电阻的第一端以及所述第五电阻的第一端连接，所述第四电阻的第二端与所述电源连接，所述第五电阻的第二端作为所述检测电路的输出端。

优选地，所述第二开关管为第二NPN，其中，所述第二NPN的基极作为所述第二开关管的控制端，所述第二NPN的发射极作为所述第二开关管的第一端，所述第二NPN的集电极作为所述第二开关管的第二端。

优选地，所述电源延时电路包括PNP、第六电阻、第七电阻、第八电阻以及第二电容，其中：

所述PNP的基极作为所述电源延时电路的输入端，所述PNP的发射极接电源，所述PNP的集电极与所述第六电阻的第一端连接，所述第六电阻的第二端分别与所述第七电阻以及所述第二电容的第一端连接，所述第七电阻的第二端与所述第八电阻的第一端连接，其公共端作为所述电源延时电路的输出端，所述第二电容的第二端与所述第八电阻的第二端连接，其公共端接地。

优选地，该供电装置还包括：

与所述待烧录芯片接口连接、用于当所述待烧录芯片接口的盖打开时将所述待烧录芯片的电荷释放掉的放电电路。

优选地，所述放电电路包括：

第一端与所述待烧录芯片接口连接、第二端接地的电阻。

优选地，所述待烧录芯片接口为Socket座。

本实用新型提供了一种多通道烧录器的供电装置，包括用于输出供电电压的电源；输入端均与电源连接、输出端分别对应与待烧录芯片连接的N路供电电压处理装置；每路供电电压处理装置包括用于输出开关控制信号的开关控制电路；输入端作为供电电压处理装置的输入端、控制端与开关控制电路连接、输出端与待烧录芯片接口的输入端连接的电源斜率控制电路，电源斜率控制电路用于当接收到开关控制信号中的开控制信号时，将供电电压以预设斜率进行缓慢上升，进而为待烧录芯片供电；输出端作为供电电压处理装置的输出端、烧录端与多通道烧录器的对应烧录通道连接的待烧录芯片接口。可见，本实用新型在电源与待烧录芯片之间设置了电源斜率控制电路，当接收到开关控制信号中的开控制信号时，电源斜率控制电路控制供电电压以预设斜率进行缓慢上升，然后再为待烧录芯片供电，因为每个通道的上电是以预设斜率缓慢上升的，因此线路上的电流也是缓慢变化的，对电源不会有太大冲击，避免了该通道上电时对电源的影响，从而大大减少可编程集成芯片因为供电电源的波动而烧录失败的情况，提高了烧录成功率。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的一种多通道烧录器的供电装置的结构示意图；

图2为本实用新型提供的另一种多通道烧录器的供电装置的结构示意图；

图3为本实用新型提供的一种多通道烧录器的供电装置的电路原理图。

具体实施方式

本实用新型的核心是提供一种多通道烧录器的供电装置，因为每个通道的上电是以预设斜率缓慢上升的，因此线路上的电流也是缓慢变化的，对电源不会有太大冲击，避免了该通道上电时对电源的影响，从而大大减少可编程集成芯片因为供电电源的波动而烧录失败的情况，提高了烧录成功率。

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例一

请参照图1，图1为本实用新型提供的一种多通道烧录器的供电装置的结构示意图，该供电装置包括：

用于输出供电电压的电源1；

具体地，这里的电源1可以是电源适配器，当然，还可以是其他类型的电源，本实用新型在此不做特别的限定，能实现本实用新型的目的即可。

输入端均与电源1连接、输出端分别对应与待烧录芯片连接的N路供电电压处理装置2，其中，N为不小于2的整数；

具体地，这里的每路供电电压处理装置2分别一一对应连接一个待烧录芯片。另外，除了共用一个电源外，本申请中的N个烧录通道两两之间相互独立，互不影响。

每路供电电压处理装置2包括：

用于输出开关控制信号的开关控制电路21；

输入端作为供电电压处理装置2的输入端、控制端与开关控制电路21连接、输出端与待烧录芯片接口23的输入端连接的电源斜率控制电路22，电源斜率控制电路22用于当接收到开关控制信号中的开控制信号时，将供电电压以预设斜率进行缓慢上升，进而为待烧录芯片供电；

输出端作为供电电压处理装置2的输出端、烧录端与多通道烧录器的对应烧录通道连接的待烧录芯片接口23。

具体地，这里的待烧录芯片接口23可以为Socket座。另外，这里的预设斜率是可以调节的，预设斜率的具体数值根据实际情况来定，本实用新型在此不做特别的限定。

本实用新型提供了一种多通道烧录器的供电装置，包括用于输出供电电压的电源；输入端均与电源连接、输出端分别对应与待烧录芯片连接的N路供电电压处理装置；每路供电电压处理装置包括用于输出开关控制信号的开关控制电路；输入端作为供电电压处理装置的输入端、控制端与开关控制电路连接、输出端与待烧录芯片接口的输入端连接的电源斜率控制电路，电源斜率控制电路用于当接收到开关控制信号中的开控制信号时，将供电电压以预设斜率进行缓慢上升，进而为待烧录芯片供电；输出端作为供电电压处理装置的输出端、烧录端与多通道烧录器的对应烧录通道连接的待烧录芯片接口。可见，本实用新型在电源与待烧录芯片之间设置了电源斜率控制电路，当接收到开关控制信号中的开控制信号时，电源斜率控制电路控制供电电压以预设斜率进行缓慢上升，然后再为待烧录芯片供电，因为每个通道的上电是以预设斜率缓慢上升的，因此线路上的电流也是缓慢变化的，对电源不会有太大冲击，避免了该通道上电时对电源的影响，从而大大减少可编程集成芯片因为供电电源的波动而烧录失败的情况，提高了烧录成功率。

实施例二

请参照图2，图2为本实用新型提供的另一种多通道烧录器的供电装置的结构示意图，在实施例一提供的多通道烧录器的供电装置的基础上：

作为优选地，电源斜率控制电路22包括第一电阻、第二电阻、第一电容、第一开关管以及斜率控制器件，其中：

第一开关管的控制端作为电源斜率控制电路22的控制端，第一开关管的第一端接地，第一开关管的第二端与第一电阻的第一端连接，第一电阻的第二端分别与第二电阻的第一端、第一电容的第一端、斜率控制器件的控制端连接，第一电容的第二端分别与第二电阻的第二端以及斜率控制器件的第一端连接，其公共端作为电源斜率控制电路22的输入端，斜率控制器件的第二端作为电源斜率控制电路22的输出端。

作为优选地，第一开关管为第一NPN，斜率控制器件为PMOS，其中，第一NPN的基极作为第一开关管的控制端，第一NPN的发射极作为第一开关管的第一端，第一NPN的集电极作为第一开关管的第二端；PMOS的栅极作为斜率控制器件的控制端，PMOS的源极作为斜率控制器件的第一端，PMOS的漏极作为斜率控制器件的第二端。

可以理解的是，本申请中采用RC电路控制斜率控制器件的控制端使其缓慢导通，从而控制待烧录芯片接口23的电源电压上升的斜率。

另外，这里的第一开关管除了可以为三极管，还可以是继电器，当然也可以采用其他开关管，能实现本实用新型的目的即可。同理，斜率控制器件还可以是其他器件，本实用新型在此不做特别的限定，能实现本实用新型的目的即可。

本申请使用第一开关管(比如三极管或者继电器等)的导通与关断来控制RC电路的充放电，从而控制电源斜率控制电路22中的斜率控制器件(比如PMOS等)的导通与关断。

作为优选地，开关控制电路21包括：

输入端与待烧录芯片接口23连接、输出端与电源延时电路212的输入端连接的检测电路211，检测电路211用于当待烧录芯片接口23的盖合上或者打开时发出相应的开关触发信号至电源延时电路212；

输出端与电源斜率控制电路22的控制端连接、用于依据开关触发信号得到开关控制信号再输出的电源延时电路212。

作为优选地，检测电路211包括第三电阻、第四电阻、第五电阻、第二开关管以及光敏电阻，其中：

光敏电阻设置于待烧录芯片接口23上；

光敏电阻安装在待烧录芯片接口23上的，用于检测待烧录芯片接口23的盖是否合上，也即检测第一待烧录芯片是否放入待烧录芯片接口23中准备好。

本申请中的光敏电阻也可以使用其他传感器来替换，比如红外检测、激光检测或者机械检测等。

光敏电阻的第一端与第二开关管的第一端连接，其公共端接地，光敏电阻的第二端分别与第三电阻的第一端以及第二开关管的控制端连接，第三电阻的第二端接电源，第二开关管的第二端分别与第四电阻的第一端以及第五电阻的第一端连接，第四电阻的第二端与电源连接，第五电阻的第二端作为检测电路211的输出端。

作为优选地，第二开关管为第二NPN，其中，第二NPN的基极作为第二开关管的控制端，第二NPN的发射极作为第二开关管的第一端，第二NPN的集电极作为第二开关管的第二端。

本申请中，使用光敏电阻与第三电阻的分压来控制第二开关管(比如第二NPN型三极管或者继电器等)的导通与关断，从而给电源延时电路212提供控制信号；N个待烧录芯片接口23可以使用Socket座，在Socket座周围的孔中安装光敏电阻等感应器件以来感应Socket座的盖是否合上(Socket座的盖合上与否决定光敏电阻的阻值大小)。

作为优选地，电源延时电路212包括PNP、第六电阻、第七电阻、第八电阻以及第二电容，其中：

PNP的基极作为电源延时电路212的输入端，PNP的发射极接电源，PNP的集电极与第六电阻的第一端连接，第六电阻的第二端分别与第七电阻以及第二电容的第一端连接，第七电阻的第二端与第八电阻的第一端连接，其公共端作为电源延时电路212的输出端，第二电容的第二端与第八电阻的第二端连接，其公共端接地。

作为优选地，该供电装置还包括：

与待烧录芯片接口23连接、用于当待烧录芯片接口23的盖打开时将待烧录芯片的电荷释放掉的放电电路3。

可以理解的是，因为一般在待烧录芯片的电源引脚处均放有去耦电容，由于该去耦电容和PCB板上的寄生电容的存在，在PMOS关断后，待烧录芯片的电源引脚处的电压还会存在，如果没有放电电路3,操作人员在取放待烧录芯片过程中很有可能就是带电操作，则极有可能损坏待烧录芯片。

本申请将放电电路3安装在对应的待烧录芯片接口23的电源线路上，以达到当电源斜率控制电路22关断后，该放电电路3快速将对应的待烧录芯片接口23的电源线路上的电荷释放掉，从而实现了取放待烧录芯片时的断电操作，避免了因为带电取放待烧录芯片而损坏芯片。

作为优选地，放电电路3包括：

第一端与待烧录芯片接口23连接、第二端接地的电阻。

当然，这里的放电电路3还可以由其他器件构成，能实现本实用新型的目的即可。

作为优选地，待烧录芯片接口23为Socket座。

当然，这里的待烧录芯片接口23还可以为其他接口，能实现本实用新型的目的即可。

下面以多通道烧录器第一烧录通道为例来说明多通道烧录器的供电装置的工作原理。

将第一待烧录芯片放入对应待烧录芯片接口23中，检测电路211将检测到对应电平，如果待烧录芯片接口23是Socket座，将第一待烧录芯片放入Socket座后，合上Socket座的盖，检测电路211可以使用光敏电阻来感知Socket座的盖是否合上，检测电路211检测到Socket座的盖合上后，光敏电阻的阻值变大，第二开关管将导通，从而将会控制对应电源延时电路212的PNP使其导通，从而电源延时电路212中的RC电路开始工作，电阻R对电容C充电到适当值后生成一个开关控制信号的开控制信号来控制电源斜率控制电路22的第一开关管的导通，电源斜率控制电路22中的RC电路开始工作，电阻R对电容C开始缓慢放电，从而控制电源斜率控制电路22中的PMOS管缓慢导通，使得待烧录芯片接口23的电源电压缓慢上升到设定值，这样在多通道烧录器的第一烧录通道上电过程中就不会对电源1的电压有较大影响，也就不会影响多通道烧录器的其它烧录通道的程序烧录，大大减少了多通道烧录器的其它烧录通道的待烧录芯片烧录失败的情况，当待烧录芯片接口23的电源电压达到设定值附近时，多通道烧录器的第一烧录通道检测到上电，将会主动尝试通过待烧录芯片接口23对第一待烧录芯片进行程序烧录，如果待烧录芯片接口23中正确放入了合格的第一待烧录芯片，无特殊情况，程序烧录将会成功，完成第一待烧录芯片的程序烧录；当程序烧录成功后或者程序烧录失败后均会提示操作人员。

当要取出第一待烧录芯片时，操作人员打开Socket座的盖，此时检测电路211将会检测到Socket座的盖打开(没有合上)，检测电路211将会给出关触发信号来控制电源延时电路212的PNP关断，电源延时电路212中的RC电路中的电容C上的电荷将被电阻R释放掉，这样电源延时电路212将会提供开关控制信号中的关控制信号来控制电源斜率控制电路22中的第一开关管的关断，电源斜率控制电路22的PMOS将会关断，也即电源1与待烧录芯片接口23之间的电源线路断开，放电电路3将待烧录芯片接口23的电源线路上的电荷快速释放掉，达到对第一待烧录芯片的断电操作，避免了带电取放待烧录芯片而损坏第一待烧录芯片的可能性，此后操作人员即可从待烧录芯片接口23上取下第一待烧录芯片，完成一次烧录工作，后续操作人员将下一颗第一待烧录芯片放入待烧录芯片接口23中，合上Socket座的盖，重复上述流程，完成对大批量第一待烧录芯片的烧录工作。

上述只是本申请对多通道烧录器的第一烧录通道的介绍，其他烧录通道同理，本申请在此不再赘述。

具体地，请参照图3，图3为本实用新型提供的一种多通道烧录器的供电装置的电路原理图。

首先需要说明的是，Q1、Q2、Q3以及Q4分别为第一NPN、PMOS、第二NPN以及PNP；R1、R2-R9分别为第一电阻、第二电阻、第三电阻直至第九电阻；C1、C2以及C3分别为第一电容、第二电容以及第三电容。

其中，第一NPN作为电源斜率控制电路22的第一开关管使用，当控制第一NPN导通后，第一电阻对第一电容放电，PMOS的控制端的电压从高到低缓慢变化，PMOS缓慢导通，经过PMOS的供电电压也缓慢上升，达到电源斜率控制的目的，调整第一电阻和第一电容的参数可以调整斜率大小，当第一NPN关断后，第一电容在第二电阻的作用下，其两端的电压理论上将会相等，即都为电源1的供电电压，也就是说PMOS的控制端的电压会从低逐渐变高，PMOS管会逐渐关断，直到完全关断电源1与待烧录芯片接口23之间的电源线路。

下面对第一待烧录芯片对应的供电电压处理装置2的工作过程作介绍：

图3中的电容C3是第一待烧录芯片的电源去耦电容，而放电电路3在图3中就是电阻R9，当PMOS管关断后，放电电路3快速的将第一待烧录芯片的去耦电容C3以及PCB中该引脚处的寄生电容上的电荷释放掉，达到快速掉电的目的，最终实现操作人员打开待烧录芯片接口23的盖取放第一待烧录芯片过程中是掉电操作，从而避免了因带电操作第一待烧录芯片而损坏芯片。

当操作人员将第一待烧录芯片放入待烧录芯片接口23后，并且合上第一待烧录芯片接口23的盖后，光敏电阻的阻值受光强度发生明显改变，光照强度明显变弱，此时光敏电阻的阻值明显变大，光敏电阻两端分得的电压将明显变大，当大到使第二NPN导通时，第二NPN将导通使得电源延时电路212的PNP的控制端信号为低电平，也就是导通PNP，使第六电阻对第二电容充电，等到第二电容的电压充到合适值后，将会控制电源斜率控制电路22的第一NPN导通，使得电源斜率控制电路22的PMOS按照预设斜率缓慢导通，使电源1给待烧录芯片接口23供电，当电源1给待烧录芯片接口23的电源线路电压从低变高到预定值后，多通道烧录器的第一烧录通道将检测到该信号，从而自动尝试对第一待烧录芯片烧录程序，此处是多通道烧录器的第一烧录通道在第一待烧录芯片准备就绪后自动完成烧录工作，减少了操作人员去按多通道烧录器的烧录按钮的步骤和时间，大大提高生产效率，当程序烧录成功后或者烧录失败后，多通道烧录器提示操作人员。

本次烧录完成后，操作人员将会打开待烧录芯片接口23的盖，准备从中取下第一待烧录芯片，在取之前本申请中检测电路211和电源延时电路212将控制PMOS关断，并且放电电路3快速将第一待烧录芯片的电源引脚掉电，使得操作人员取放第一待烧录芯片过程中为掉电操作，具体过程是，操作人员打开待烧录芯片接口23的盖后，检测电路211中的光敏电阻的受光强度明显变强，光敏电阻的阻值将明显变小，光敏电阻上分到的电压明显变小，当小到使第二NPN的关断电压时，第二NPN将关断，电源延时电路212中的PNP的控制端信号在第四电阻和第五电阻的作用下变为高电平，使得PNP关断，此后第六电阻将不再对第二电容提供电荷，并且第二电容上电荷将会经过第七电阻和第八电阻释放掉，当第二电容两端的电压小到一定值后，电源斜率控制电路22的第一NPN将关断，PMOS将关断，使得电源1与待烧录芯片接口23的电源线路断开，然后放电电路3中的第九电阻快速释放待烧录芯片接口23的电源线路上的电荷，使第一待烧录芯片的供电电源掉电，这整个时间比操作人员打开待烧录芯片接口23的盖后到操作人员取第一待烧录芯片的时间要短很多，在操作人员取第一待烧录芯片之前，硬件电路自动完成对第一待烧录芯片的供电电源的掉电操作。

值得注意的是，第六电阻、第七电阻和第八电阻的取值要合适，比如需要满足R6/(R4+R5+R6)分得的电压要大于第一NPN的导通电压等。

另外，在待烧录芯片接口23的盖合上后，电源斜率控制电路22缓慢导通，待烧录芯片接口23的电源线路电压缓慢上升(毫秒量级)，当多通道烧录器的烧录通道检测到待烧录芯片接口23的电源线路电压上升到预定值附近时，多通道烧录器自动尝试对待烧录芯片进行程序的烧录，无需操作人员手动去按多通道烧录器的烧录按钮，减去了操作人员的操作步骤，提高生产效率。

本实用新型提供了一种多通道烧录器的供电装置，在上一实施例的基础上，该供电装置还包括放电电路，本申请将放电电路安装在对应的待烧录芯片接口的电源线路上，以达到当电源斜率控制电路关断后，该放电电路快速将对应的待烧录芯片接口的电源线路上的电荷释放掉，从而实现了取放待烧录芯片时的断电操作，避免了因为带电取放待烧录芯片而损坏芯片。

需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其他实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种多通道烧录器的供电装置，其特征在于，包括：

用于输出供电电压的电源；

输入端均与所述电源连接、输出端分别对应与待烧录芯片连接的N路供电电压处理装置，其中，N为不小于2的整数；

每路所述供电电压处理装置包括：

用于输出开关控制信号的开关控制电路；

输入端作为所述供电电压处理装置的输入端、控制端与所述开关控制电路连接、输出端与待烧录芯片接口的输入端连接的电源斜率控制电路，所述电源斜率控制电路用于当接收到所述开关控制信号中的开控制信号时，将所述供电电压以预设斜率进行缓慢上升，进而为所述待烧录芯片供电；

输出端作为所述供电电压处理装置的输出端、烧录端与所述多通道烧录器的对应烧录通道连接的所述待烧录芯片接口。

2.如权利要求1所述的多通道烧录器的供电装置，其特征在于，所述电源斜率控制电路包括第一电阻、第二电阻、第一电容、第一开关管以及斜率控制器件，其中：

所述第一开关管的控制端作为所述电源斜率控制电路的控制端，所述第一开关管的第一端接地，所述第一开关管的第二端与所述第一电阻的第一端连接，所述第一电阻的第二端分别与所述第二电阻的第一端、所述第一电容的第一端、所述斜率控制器件的控制端连接，所述第一电容的第二端分别与所述第二电阻的第二端以及所述斜率控制器件的第一端连接，其公共端作为所述电源斜率控制电路的输入端，所述斜率控制器件的第二端作为所述电源斜率控制电路的输出端。

3.如权利要求2所述的多通道烧录器的供电装置，其特征在于，所述第一开关管为第一NPN，所述斜率控制器件为PMOS，其中，所述第一NPN的基极作为所述第一开关管的控制端，所述第一NPN的发射极作为所述第一开关管的第一端，所述第一NPN的集电极作为所述第一开关管的第二端；所述PMOS的栅极作为所述斜率控制器件的控制端，所述PMOS的源极作为所述斜率控制器件的第一端，所述PMOS的漏极作为所述斜率控制器件的第二端。

4.如权利要求2所述的多通道烧录器的供电装置，其特征在于，所述开关控制电路包括：

输入端与所述待烧录芯片接口连接、输出端与电源延时电路的输入端连接的检测电路，所述检测电路用于当所述待烧录芯片接口的盖合上或者打开时发出相应的开关触发信号至所述电源延时电路；

输出端与电源斜率控制电路的控制端连接、用于依据所述开关触发信号得到所述开关控制信号再输出的所述电源延时电路。

5.如权利要求4所述的多通道烧录器的供电装置，其特征在于，所述检测电路包括第三电阻、第四电阻、第五电阻、第二开关管以及光敏电阻，其中：

所述光敏电阻设置于所述待烧录芯片接口上；

所述光敏电阻的第一端与所述第二开关管的第一端连接，其公共端接地，所述光敏电阻的第二端分别与所述第三电阻的第一端以及所述第二开关管的控制端连接，所述第三电阻的第二端接电源，所述第二开关管的第二端分别与所述第四电阻的第一端以及所述第五电阻的第一端连接，所述第四电阻的第二端与所述电源连接，所述第五电阻的第二端作为所述检测电路的输出端。

6.如权利要求5所述的多通道烧录器的供电装置，其特征在于，所述第二开关管为第二NPN，其中，所述第二NPN的基极作为所述第二开关管的控制端，所述第二NPN的发射极作为所述第二开关管的第一端，所述第二NPN的集电极作为所述第二开关管的第二端。

7.如权利要求6所述的多通道烧录器的供电装置，其特征在于，所述电源延时电路包括PNP、第六电阻、第七电阻、第八电阻以及第二电容，其中：

所述PNP的基极作为所述电源延时电路的输入端，所述PNP的发射极接电源，所述PNP的集电极与所述第六电阻的第一端连接，所述第六电阻的第二端分别与所述第七电阻以及所述第二电容的第一端连接，所述第七电阻的第二端与所述第八电阻的第一端连接，其公共端作为所述电源延时电路的输出端，所述第二电容的第二端与所述第八电阻的第二端连接，其公共端接地。

8.如权利要求1所述的多通道烧录器的供电装置，其特征在于，该供电装置还包括：

与所述待烧录芯片接口连接、用于当所述待烧录芯片接口的盖打开时将所述待烧录芯片的电荷释放掉的放电电路。

9.如权利要求8所述的多通道烧录器的供电装置，其特征在于，所述放电电路包括：

第一端与所述待烧录芯片接口连接、第二端接地的电阻。

10.如权利要求1所述的多通道烧录器的供电装置，其特征在于，所述待烧录芯片接口为Socket座。