CN206096276U - 一种三相电源错相缺相检测电路 - Google Patents

Abstract

本实用新型提供了一种三相电源错相缺相检测电路。所述三相电源错相缺相检测电路包括依次电连接的运放电路、检测电路、逻辑判断电路和驱动显示电路，所述检测电路包括用于检测错相信息的错相检测电路、用于检测缺相信息的缺相检测电路和用于检测断电信息的断电检测电路；所述运放电路的输出端分别与所述错相检测电路、所述缺相检测电路和所述断电检测电路电连接，且所述错相检测电路、所述缺相检测电路和所述断电检测电路的输出端均与所述逻辑判断电路电连接。本实用新型的有益效果在于：所述三相电源错相缺相检测电路具有结构简单、容易实现、稳定性好、抗干扰强的优点。

Description

一种三相电源错相缺相检测电路

技术领域

本实用新型涉及一种三相电源错相缺相检测电路。

背景技术

三相交流电的相序对用电设备的正常运行有着重要的意义，通常将三相电源区分为A相、B相和C相。很多情况下电力设备不允许出现反相。设备正常运行中一旦相序反相，可能会引起设备损坏，因此设备的控制中需要引入相序检测，来有效避免将危及设备安全可靠运行的风险。尤其是，在可再生能源并网发电领域，为了保证光伏并网逆变器等并网发电变流器安全可靠运行，当三相电源相序不正确时，应迅速报警和自动切断三相电源。现有的缺相及错相检测电路大多存在设计复杂、稳定性差、抗干扰能力不强的局限性，难以满足现代工业的需求。

因此，有必要提出一种稳定性好、抗干扰能力强的三相电源错相缺相检测电路。

实用新型内容

本实用新型的目的在于提供一种稳定性好、抗干扰能力强的三相电源错相缺相检测电路。

本实用新型的技术方案如下：一种三相电源错相缺相检测电路包括依次电连接的运放电路、检测电路、逻辑判断电路和驱动显示电路，所述检测电路包括用于检测错相信息的错相检测电路、用于检测缺相信息的缺相检测电路和用于检测断电信息的断电检测电路；所述运放电路的输出端分别与所述错相检测电路、所述缺相检测电路和所述断电检测电路电连接，且所述错相检测电路、所述缺相检测电路和所述断电检测电路的输出端均与所述逻辑判断电路电连接。

优选地，所述运放电路包括与第一接线端子电连接的第一电路单元、与所述第二接线端子电连接的第二电路单元和与所述第三接线端子电连接的第三电路单元。

优选地，所述第一电路单元包括电阻R1、电阻R4、电阻R7、电阻R10、电阻R13、电阻R16、电阻R19、电阻R20、电阻R22、二极管D1和第一芯片；其中，所述第一接线端子、所述电阻R1、所述电阻R4和所述第一芯片的3号引脚依次电连接，所述二极管D1的阴极接入所述电阻R1和所述电阻R4之间，所述二极管D1的阳极接地；所述电阻R7的一端接入所述电阻R4和所述第一芯片的3号引脚之间，所述电阻R7的另一端与所述电阻R13电连接，并通过所述电阻R13接入所述第一芯片的2号引脚，在所述电阻R7和所述电阻R13之间接入5V电源，且所述电阻R10的一端接入所述电阻R13和所述第一芯片的2号引脚之间，所述电阻R10的另一端接地；所述第一芯片的1号引脚与所述电阻R19电连接，并通过所述电阻R19与所述检测电路电连接设置，所述电阻R16一端接入所述第一芯片的1号引脚和所述电阻R19之间，另一端接入5V电源；所述第一芯片的7号引脚与所述电阻R22电连接，并通过所述电阻R22接入所述检测电路。

优选地，所述第二电路单元包括电阻R3、电阻R6、电阻R9、电阻R12、电阻R15和二极管D3；其中，所述第二接线端子、所述电阻R3、所述电阻R6和所述第一芯片的5号引脚依次电连接，所述二极管D3的阴极接入所述电阻R3和所述电阻R6之间，所述二极管D3的阳极接地；所述电阻R9的一端接入所述电阻R6和所述第一芯片的5号引脚之间，所述电阻R9的另一端与所述电阻R15电连接，并通过所述电阻R15接入所述第一芯片的6号引脚，在所述电阻R9和所述电阻R15之间接入5V电源，且所述电阻R12的一端接入所述电阻R15和所述第一芯片的6号引脚之间，所述电阻R12的另一端接地。

优选地，所述第三电路单元包括电阻R2、电阻R5、电阻R8、电阻R11、电阻R14、电阻R17、电阻R18、二极管D2和第二芯片；其中，所述第三接线端子、所述电阻R2、所述电阻R5和所述第二芯片的3号引脚依次电连接，所述二极管D2的阴极接入所述电阻R2和所述电阻R5之间，所述二极管D2的阳极接地；所述电阻R8的一端接入所述电阻R5和所述第二芯片的3号引脚之间，所述电阻R8的另一端与所述电阻R14电连接，并通过所述电阻R14接入所述第二芯片的2号引脚，在所述电阻R8和所述电阻R14之间接入5V电源，且所述电阻R11的一端接入所述电阻R14和所述第二芯片的2号引脚之间，所述电阻R11的另一端接地；所述第二芯片的1号引脚与所述电阻R18电连接，并通过所述电阻R18与所述检测电路电连接设置，所述电阻R17一端接入所述第二芯片的1号引脚和所述电阻R18之间，另一端接入5V电源。

优选地，所述错相检测电路包括第四芯片，所述第四芯片的5号引脚与所述运放电路电连接，所述第四芯片的3号引脚与所述运放电路电连接，所述第四芯片的4号引脚、6号引脚和7号引脚均接地，所述第四芯片的14号引脚接入5V电源，所述第四芯片的2号引脚接入所述逻辑判断电路。

优选地，所述缺相检测电路包括电阻R23、电阻R24、电容C4、电容C5、三极管Q2和第六芯片；其中，所述第六芯片的1号引脚接地，所述第六芯片的2号引脚分别与所述三极管Q2的基极和所述逻辑判断电路电连接，所述三极管Q2的集电极接入所述电容C4的一端和地，所述三极管Q2的发射极与所述电容C4的另一端、所述电阻R24和所述第六芯片的7号引脚均电连接；所述第六芯片的3号引脚分别与所述电阻R23和所述逻辑判断电路电连接，所述电阻R23的另一端接入5V电源；所述第六芯片的4号引脚与所述电阻R24电连接，并接入所述5V电源；所述第六芯片的5号引脚接入所述电容C5，且所述电容C5的另一端接地；所述第六芯片的6号引脚接入所述第六芯片的7号引脚；所述第六芯片的7号引脚接入所述5V电源。

优选地，所述断电检测电路包括第三芯片，所述第三芯片的3号引脚、4号引脚和5号引脚分别与所述运放电路电连接，所述第三芯片的6号引脚接入所述逻辑判断电路，所述第三芯片的7号引脚接地，所述第三芯片的14号引脚接入5V电源。

优选地，所述逻辑判断电路包括第五芯片，所述第五芯片的3号引脚、4号引脚和5号引脚分别与所述断电检测电路、所述错相检测电路和所述缺相检测电路电连接，所述第五芯片的6号引脚接入所述驱动显示电路，所述第五芯片的7号引脚接地，所述第五芯片的10号引脚接入所述缺相检测电路，所述第五芯片的11号引脚、12号引脚和13号引脚接入所述运放电路。

优选地，所述驱动显示电路包括电阻R21、电容C1、电容C2、电容C3、二极管D4、发光二极管D5和三极管Q1；其中，所述第五芯片的6号引脚分别与所述发光二极管D5的阳极和所述电容C3电连接，且所述电容C3的另一端和所述发光二极管D5的阴级接地；所述第五芯片的6号引脚还与所述电阻R21电连接，所述电阻R21的另一端与所述三极管Q1的基极电连接，所述三极管Q1的发射极接地，所述三极管Q1的集电极与所述二极管D4的阳极电连接，所述二极管的阴极接入12V的直流电源；所述电容C2的一端接入在所述电阻R21和所述三极管Q1的基极之间，另一端和所述三极管Q1的发射极电连接，并接地。

本实用新型的有益效果在于：所述三相电源错相缺相检测电路通过依次电连接的所述运放电路、所述检测电路、所述逻辑判断电路和所述驱动显示电路之间的相互配合，具有结构简单、容易实现、稳定性好、抗干扰强的优点。

附图说明

图1是本实用新型实施例提供的三相电源错相缺相检测电路的结构示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

除非上下文另有特定清楚的描述，本实用新型中的元件和组件，数量既可以单个的形式存在，也可以多个的形式存在，本实用新型并不对此进行限定。可以理解，本文中所使用的术语“和/或”涉及且涵盖相关联的所列项目中的一者或一者以上的任何和所有可能的组合。

请参阅图1，是本实用新型实施例提供的三相电源错相缺相检测电路的结构示意图。所述三相电源错相缺相检测电路100包括依次电连接的运放电路10、检测电路20、逻辑判断电路30和驱动显示电路40，所述检测电路20包括用于检测错相信息的错相检测电路21、用于检测缺相信息的缺相检测电路22和用于检测断电信息的断电检测电路23。

在本实施例中，所述运放电路10的输出端分别与所述错相检测电路21、所述缺相检测电路22和所述断电检测电路23电连接，且所述错相检测电路21、所述缺相检测电路22和所述断电检测电路23的输出端均与所述逻辑判断电路30电连接。

所述运放电路10包括与第一接线端子电连接的第一电路单元、与所述第二接线端子电连接的第二电路单元和与所述第三接线端子电连接的第三电路单元。

在所述第一电路单元中，所述第一电路单元包括电阻R1、电阻R4、电阻R7、电阻R10、电阻R13、电阻R16、电阻R19、电阻R20、电阻R22、二极管D1和第一芯片。其中，所述第一接线端子、所述电阻R1、所述电阻R4和所述第一芯片的3号引脚依次电连接，所述二极管D1的阴极接入所述电阻R1和所述电阻R4之间，所述二极管D1的阳极接地。优选地，所述第一芯片是运放芯片。

所述电阻R7的一端接入所述电阻R4和所述第一芯片的3号引脚之间，所述电阻R7的另一端与所述电阻R13电连接，并通过所述电阻R13接入所述第一芯片的2号引脚，在所述电阻R7和所述电阻R13之间接入5V电源，且所述电阻R10的一端接入所述电阻R13和所述第一芯片的2号引脚之间，所述电阻R10的另一端接地。

所述第一芯片的1号引脚与所述电阻R19电连接，并通过所述电阻R19与所述检测电路电连接设置，所述电阻R16一端接入所述第一芯片的1号引脚和所述电阻R19之间，另一端接入5V电源。所述第一芯片的7号引脚与所述电阻R22电连接，并通过所述电阻R22接入所述检测电路。

在所述第二电路单元中，所述第二电路单元包括电阻R3、电阻R6、电阻R9、电阻R12、电阻R15和二极管D3。其中，所述第二接线端子、所述电阻R3、所述电阻R6和所述第一芯片的5号引脚依次电连接，所述二极管D3的阴极接入所述电阻R3和所述电阻R6之间，所述二极管D3的阳极接地。

所述电阻R9的一端接入所述电阻R6和所述第一芯片的5号引脚之间，所述电阻R9的另一端与所述电阻R15电连接，并通过所述电阻R15接入所述第一芯片的6号引脚，在所述电阻R9和所述电阻R15之间接入5V电源，且所述电阻R12的一端接入所述电阻R15和所述第一芯片的6号引脚之间，所述电阻R12的另一端接地。

在所述第三电路单元中，所述第三电路单元包括电阻R2、电阻R5、电阻R8、电阻R11、电阻R14、电阻R17、电阻R18、二极管D2和第二芯片。其中，所述第三接线端子、所述电阻R2、所述电阻R5和所述第二芯片的3号引脚依次电连接，所述二极管D2的阴极接入所述电阻R2和所述电阻R5之间，所述二极管D2的阳极接地。优选地，所述第二芯片是运放芯片。

所述电阻R8的一端接入所述电阻R5和所述第二芯片的3号引脚之间，所述电阻R8的另一端与所述电阻R14电连接，并通过所述电阻R14接入所述第二芯片的2号引脚，在所述电阻R8和所述电阻R14之间接入5V电源，且所述电阻R11的一端接入所述电阻R14和所述第二芯片的2号引脚之间，所述电阻R11的另一端接地。

所述第二芯片的1号引脚与所述电阻R18电连接，并通过所述电阻R18与所述检测电路电连接设置，所述电阻R17一端接入所述第二芯片的1号引脚和所述电阻R18之间，另一端接入5V电源。

所述检测电路20的错相检测电路21包括第四芯片，所述第四芯片的5号引脚与所述运放电路10电连接，所述第四芯片的3号引脚与所述运放电路10电连接，所述第四芯片的4号引脚、6号引脚和7号引脚均接地，所述第四芯片的14号引脚接入5V电源，所述第四芯片的2号引脚接入所述逻辑判断电路30。优选地，所述第四芯片是CD4013芯片。

具体地，在所述错相检测电路21和所述运放电路10之间，所述第四芯片的5号引脚与所述运放电路10的第一电路单元的电阻R19电连接，所述第四芯片的3号引脚与所述运放电路10的第一电路单元的电阻R22电连接。

所述缺相检测电路22包括电阻R23、电阻R24、电容C4、电容C5、三极管Q2和第六芯片。其中，所述第六芯片的1号引脚接地，所述第六芯片的2号引脚分别与所述三极管Q2的基极和所述逻辑判断电路30电连接，所述三极管Q2的集电极接入所述电容C4的一端和地，所述三极管Q2的发射极与所述电容C4的另一端、所述电阻R24和所述第六芯片的7号引脚均电连接。优选地，所述第六芯片是可重复触发的单稳态触发芯片。

所述第六芯片的3号引脚分别与所述电阻R23和所述逻辑判断电路30电连接，所述电阻R23的另一端接入5V电源；所述第六芯片的4号引脚与所述电阻R24电连接，并接入所述5V电源；所述第六芯片的5号引脚接入所述电容C5，且所述电容C5的另一端接地；所述第六芯片的6号引脚接入所述第六芯片的7号引脚；所述第六芯片的7号引脚接入所述5V电源。

所述断电检测电路23包括第三芯片，所述第三芯片的3号引脚、4号引脚和5号引脚分别与所述运放电路10电连接，所述第三芯片的6号引脚接入所述逻辑判断电路30，所述第三芯片的7号引脚接地，所述第三芯片的14号引脚接入5V电源。优选，所述第三芯片是三输入或非门芯片。

具体地，在所述断电检测电路23和所述运放电路10之间，所述第三芯片的3号引脚、4号引脚和5号引脚分别与所述运放电路10的103、104和105电连接。

所述逻辑判断电路30包括第五芯片，所述第五芯片的3号引脚、4号引脚和5号引脚分别与所述断电检测电路23、所述错相检测电路21和所述缺相检测电路22电连接，所述第五芯片的6号引脚接入所述驱动显示电路30，所述第五芯片的7号引脚接地，所述第五芯片的10号引脚接入所述缺相检测电路22，所述第五芯片的11号引脚、12号引脚和13号引脚接入所述运放电路10。优选地，所述第五芯片是三输入或门芯片。

具体地，所述逻辑判断电路30的第五芯片的4号引脚与所述错相检测电路21的第四芯片的2号引脚电连接；所述逻辑判断电路30的第五芯片的10号引脚与所述缺相检测电路22的第六芯片的2号引脚电连接，所述逻辑判断电路30的第五芯片的5号引脚与所述缺相检测电路22的第六芯片的3号引脚电连接。

所述驱动显示电路40包括电阻R21、电容C1、电容C2、电容C3、二极管D4、发光二极管D5和三极管Q1。其中，所述第五芯片的6号引脚分别与所述发光二极管D5的阳极和所述电容C3电连接，且所述电容C3的另一端和所述发光二极管D5的阴级接地。

所述第五芯片的6号引脚还与所述电阻R21电连接，所述电阻R21的另一端与所述三极管Q1的基极电连接，所述三极管Q1的发射极接地，所述三极管Q1的集电极与所述二极管D4的阳极电连接，所述二极管的阴极接入12V的直流电源；所述电容C2的一端接入在所述电阻R21和所述三极管Q1的基极之间，另一端和所述三极管Q1的发射极电连接，并接地。

在所述三相电源错相缺相检测电路100中，所述运放电路10把三相电转换成方波，分别输入给所述错相检测电路21、所述缺相检测电路22和所述断电判断电路23，所述错相检测电路21检测到错相信号，就会从一个引脚输出高电平到所述逻辑判断电路30；同理，如果所述缺相检测电路22检测到缺相，所述断电检测电路23检测到断电都会输出一个高电平到所述逻辑判断电路30，所述逻辑判断电路30采用了是或门结构，一旦有一路电路有高电平输出，就会输出高电平来驱动灯亮和导通JD1和JD2之间接入的继电器动作，从而起到提醒和断电保护的作用，达到避免缺相和错相带来危害的目标。

可选择地，在本实施例中，电阻R1、R2、R3、R4、R5、R6和R23采用的5K电阻。电阻R7、R8、R9、R13、R14和R15采用150K的电阻。电阻R10、R11、R12、R16、R17和R20采用的10K的电阻。电阻R18、R19和R22采用的是52欧姆的电阻，R24采用3K电阻，R21采用5.6K电阻。电容C3和C1为1uF，电容C2为2uF，电容C4为0.01uF，二极管D1、D2、D3和D4采用的是IN4006二极管。三极管Q1是9013三极管，三极管Q2是901三极管。

相较于现有技术，本实用新型提供的三相电源错相缺相检测电路100通过依次电连接的所述运放电路10、所述检测电路20、所述逻辑判断电路30和所述驱动显示电路40之间的相互配合，具有结构简单、容易实现、稳定性好、抗干扰强的优点。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种三相电源错相缺相检测电路，其特征在于，包括：依次电连接的运放电路、检测电路、逻辑判断电路和驱动显示电路，所述检测电路包括用于检测错相信息的错相检测电路、用于检测缺相信息的缺相检测电路和用于检测断电信息的断电检测电路；

所述运放电路的输出端分别与所述错相检测电路、所述缺相检测电路和所述断电检测电路电连接，且所述错相检测电路、所述缺相检测电路和所述断电检测电路的输出端均与所述逻辑判断电路电连接。

2.根据权利要求1所述的三相电源错相缺相检测电路，其特征在于，所述运放电路包括与第一接线端子电连接的第一电路单元、与第二接线端子电连接的第二电路单元和与第三接线端子电连接的第三电路单元。

3.根据权利要求2所述的三相电源错相缺相检测电路，其特征在于，所述第一电路单元包括电阻R1、电阻R4、电阻R7、电阻R10、电阻R13、电阻R16、电阻R19、电阻R20、电阻R22、二极管D1和第一芯片；

其中，所述第一接线端子、所述电阻R1、所述电阻R4和所述第一芯片的3号引脚依次电连接，所述二极管D1的阴极接入所述电阻R1和所述电阻R4之间，所述二极管D1的阳极接地；

所述电阻R7的一端接入所述电阻R4和所述第一芯片的3号引脚之间，所述电阻R7的另一端与所述电阻R13电连接，并通过所述电阻R13接入所述第一芯片的2号引脚，在所述电阻R7和所述电阻R13之间接入5 V电源，且所述电阻R10的一端接入所述电阻R13和所述第一芯片的2号引脚之间，所述电阻R10的另一端接地；

所述第一芯片的1号引脚与所述电阻R19电连接，并通过所述电阻R19与所述检测电路电连接设置，所述电阻R16一端接入所述第一芯片的1号引脚和所述电阻R19之间，另一端接入5V电源；

所述第一芯片的7号引脚与所述电阻R22电连接，并通过所述电阻R22接入所述检测电路。

4.根据权利要求3所述的三相电源错相缺相检测电路，其特征在于，所述第二电路单元包括电阻R3、电阻R6、电阻R9、电阻R12、电阻R15和二极管D3；

其中，所述第二接线端子、所述电阻R3、所述电阻R6和所述第一芯片的5号引脚依次电连接，所述二极管D3的阴极接入所述电阻R3和所述电阻R6之间，所述二极管D3的阳极接地；

所述电阻R9的一端接入所述电阻R6和所述第一芯片的5号引脚之间，所述电阻R9的另一端与所述电阻R15电连接，并通过所述电阻R15接入所述第一芯片的6号引脚，在所述电阻R9和所述电阻R15之间接入5 V电源，且所述电阻R12的一端接入所述电阻R15和所述第一芯片的6号引脚之间，所述电阻R12的另一端接地。

5.根据权利要求2所述的三相电源错相缺相检测电路，其特征在于，所述第三电路单元包括电阻R2、电阻R5、电阻R8、电阻R11、电阻R14、电阻R17、电阻R18、二极管D2和第二芯片；

其中，所述第三接线端子、所述电阻R2、所述电阻R5和所述第二芯片的3号引脚依次电连接，所述二极管D2的阴极接入所述电阻R2和所述电阻R5之间，所述二极管D2的阳极接地；

所述电阻R8的一端接入所述电阻R5和所述第二芯片的3号引脚之间，所述电阻R8的另一端与所述电阻R14电连接，并通过所述电阻R14接入所述第二芯片的2号引脚，在所述电阻R8和所述电阻R14之间接入5 V电源，且所述电阻R11的一端接入所述电阻R14和所述第二芯片的2号引脚之间，所述电阻R11的另一端接地；

所述第二芯片的1号引脚与所述电阻R18电连接，并通过所述电阻R18与所述检测电路电连接设置，所述电阻R17一端接入所述第二芯片的1号引脚和所述电阻R18之间，另一端接入5V电源。

6.根据权利要求3所述的三相电源错相缺相检测电路，其特征在于，所述错相检测电路包括第四芯片，所述第四芯片的5号引脚与所述运放电路电连接，所述第四芯片的3号引脚与所述运放电路电连接，所述第四芯片的4号引脚、6号引脚和7号引脚均接地，所述第四芯片的14号引脚接入5V电源，所述第四芯片的2号引脚接入所述逻辑判断电路。

7.根据权利要求1所述的三相电源错相缺相检测电路，其特征在于，所述缺相检测电路包括电阻R23、电阻R24、电容C4、电容C5、三极管Q2和第六芯片；

其中，所述第六芯片的1号引脚接地，所述第六芯片的2号引脚分别与所述三极管Q2的基极和所述逻辑判断电路电连接，所述三极管Q2的集电极接入所述电容C4的一端和地，所述三极管Q2的发射极与所述电容C4的另一端、所述电阻R24和所述第六芯片的7号引脚均电连接；

所述第六芯片的3号引脚分别与所述电阻R23和所述逻辑判断电路电连接，所述电阻R23的另一端接入5V电源；

所述第六芯片的4号引脚与所述电阻R24电连接，并接入所述5V电源；

所述第六芯片的5号引脚接入所述电容C5，且所述电容C5的另一端接地；

所述第六芯片的6号引脚接入所述第六芯片的7号引脚；

所述第六芯片的7号引脚接入所述5V电源。

8.根据权利要求1所述的三相电源错相缺相检测电路，其特征在于，所述断电检测电路包括第三芯片，所述第三芯片的3号引脚、4号引脚和5号引脚分别与所述运放电路电连接，所述第三芯片的6号引脚接入所述逻辑判断电路，所述第三芯片的7号引脚接地，所述第三芯片的14号引脚接入5V电源。

9.根据权利要求1所述的三相电源错相缺相检测电路，其特征在于，所述逻辑判断电路包括第五芯片，所述第五芯片的3号引脚、4号引脚和5号引脚分别与所述断电检测电路、所述错相检测电路和所述缺相检测电路电连接，所述第五芯片的6号引脚接入所述驱动显示电路，所述第五芯片的7号引脚接地，所述第五芯片的10号引脚接入所述缺相检测电路，所述第五芯片的11号引脚、12号引脚和13号引脚接入所述运放电路。

10.根据权利要求9所述的三相电源错相缺相检测电路，其特征在于，所述驱动显示电路包括电阻R21、电容C1、电容C2、电容C3、二极管D4、发光二极管D5和三极管Q1；

其中，所述第五芯片的6号引脚分别与所述发光二极管D5的阳极和所述电容C3电连接，且所述电容C3的另一端和所述发光二极管D5的阴级接地；

所述第五芯片的6号引脚还与所述电阻R21电连接，所述电阻R21的另一端与所述三极管Q1的基极电连接，所述三极管Q1的发射极接地，所述三极管Q1的集电极与所述二极管D4的阳极电连接，所述二极管的阴极接入12V的直流电源；

所述电容C2的一端接入在所述电阻R21和所述三极管Q1的基极之间，另一端和所述三极管Q1的发射极电连接，并接地。