CN206003409U - 一种单片机实验系统 - Google Patents

Abstract

本实用新型公开了一种单片机实验系统，包括单片机、外围子模块，还包括脉冲信号产生模块；实验系统电路板上还设置有M个中规模数字器件插座，其中M为小于30的自然数；外围子模块的各个端口能够与单片机的端口通过导线实现可拆卸的电连接；脉冲信号产生模块的各个信号输出端口能够与单片机的端口通过导线实现可拆卸的电连接；外围子模块的各个端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接；脉冲信号产生模块的各个信号输出端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接。本实用新型具有能同时满足《数字电子技术基础》、和单片机》两门课程实验需求，并且使用器件数量少、电路结构简单、造价低的优点。

Description

一种单片机实验系统

技术领域

本实用新型涉及一种电子技术实验装置，具体是一种具有双控制核心，同时适用于单片机在和数字电子技术两门课程的电子技术课程实验教学装置，属于实验装置与设备设计技术领域。

背景技术

电子信息类专业的教学中，无论本科、专科甚至是中专，均开设了《数字电子技术基础》、《单片机》两门课程，两门课程均需要配备专门的实验室和试验设备。例如《数字电子技术基础》课程的实验台上所设置的主要器件有可通过插装连入电路的74系列数字集成电路以及各种外围子模块，外围子模块具体包括：输入设备(拨码开关和独立按键)、显示设备(数码管、液晶显示器、点阵显示器)、AD转换、DA转换等模块。

单片机的实验台通常设置单片机核心、程序烧写接口以及与数字电路实验箱相似的各种外围器件模块，并配备一台计算机。

上述两门课程使用的实验设备存在以下明显缺陷：(1)虽然各种外围子模块均大同小异，但是受限于所使用的核心控制器件不同(74A系列数字集成电路或单片机)，必须使用两套不同的实验装置，并且通常占用两个实验场地，浪费了教育资源。(2)数字技术实验箱的电路板上通常会设置大量的信号产生模块，例如单次脉冲信号产生模块、各频段连续脉冲产生信号，BCD码信号产生模块。而现有技术中，这些信号产生模块均是由大量的中、小规模数字集成电路为核心实现的，例如产生BCD码的信号产生模块通常需要使用多片74161中规模集成电路及其他小规模器件，而要实现各个频率的脉冲信号输出则需要多片D触发器芯片(实现多次二分频)和多片十分频器件，这就导致了实验系统所需集成电路数量较大，这直接导致了实验系统电路板尺寸大，并且布局布线复杂，造价高；此外，学生在实验操作中由于误操作等原因也可能会损害相关集成器件，但是由于使用了大量的中、小规模数字器件也会造成设备检修困难。基于此原因，如果简单的将数字实验箱的电路与单片机实验箱的电路相组合构成能满足两门课程实验需求的新的单片机实验系统，则必然造成系统电路结构十分复杂，所用器件数量成倍增加，电路板尺寸增大，并且布局布线更加复杂，造价更高，实验设备损坏率更高等情况的出现。

实用新型内容

针对现有技术存在的上述不足，本实用新型的目的是：怎样提供一种能同时满足《数字电子技术基础》和《单片机》两门课程实验需求，并且使用器件数量少、电路结构简单、造价低的单片机实验系统。

为了实现上述目的，本实用新型采用了以下的技术方案。

一种单片机实验系统，包括单片机、外围子模块，其特征在于：还包括脉冲信号产生模块；

所述单片机、外围子模块和脉冲信号产生模块均设置在实验系统电路板上；所述单片机通过程序烧写接口与计算机相连接；

实验系统电路板上还设置有M个中规模数字器件插座，其中M为小于30的自然数；

所述外围子模块的各个端口能够与单片机的端口通过导线实现可拆卸的电连接；所述脉冲信号产生模块的各个信号输出端口能够与单片机的端口通过导线实现可拆卸的电连接；

所述外围子模块的各个端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接；所述脉冲信号产生模块的各个信号输出端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接；

所述脉冲信号产生模块主要由CPLD控制器组成，所述CPLD控制器包括单次脉冲产生模块、二分频信号产生单元和十分频信号产生单元；

所述单次脉冲产生模块主要由RS触发器构成，所述RS触发器的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地，RS触发器的置位端和复位端均与电源正极VCC相连接，RS触发器的信号输出端为单次脉冲产生模块的输出端。

进一步的，所述外围子模块包括：矩阵键盘模块、拨码开关模块、液晶屏模块、数码管显示模块、AD转换模块和DA转换模块。

进一步的，所述二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器，所述第一D触发器的反相输出端与第一D触发器的数据端相连接，所述第二D触发器的反相输出端与第二D触发器的数据端相连接，所述第三D触发器的反相输出端与第三D触发器的数据端相连接；所述第一D触发器的输出端与第二D触发器的时钟端相连接，所述第二D触发器的输出端与第三D触发器的时钟端相连接；所述第一D触发器的输出端为所述二分频信号产生单元的第一信号输出口，所述第二D触发器的输出端为所述二分频信号产生单元的第二信号输出口，所述第三D触发器的输出端为所述二分频信号产生单元的第三信号输出口，所述第一D触发器的时钟端为所述二分频信号产生单元的信号输入口。

进一步的，所述十分频信号产生单元包括N个十进制计数器；所述十进制计数器具有计数时钟输入端和进位输出端，所述N个十进制计数器按照信号流向顺序连接，排列在信号流向最前端的十进制计数器为首计数器，排列在信号流向最末端的十进制计数器为尾计数器；所述首计数器的计数时钟输入端为十分频信号产生单元的信号输入口；所述N个十进制计数器的进位输出端分别构成十分频信号产生单元的N个信号输出口；其中N为大于3的自然数；所述十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接；

所述二分频信号产生单元的信号输入口与二选一数据选择器的输出端相连接，所述二选一数据选择器的一个输入端与第一晶体振荡电路的输出口相连接，二选一数据选择器的另一个输入端与第二晶体振荡电路的输出口相连接。

相比现有技术，本实用新型具有如下优点：

本实用新型中，(1)将单片机和用于插装在74系列芯片的中规模数字器件插座整合在一个系统电路中，单片机和74系列芯片可以共用矩阵键盘模块、拨码开关模块、液晶屏模块、数码管显示模块、AD转换模块、DA转换模块均和脉冲信号产生模块等常规外围子模块(单片机和74系列芯片均可以通过导线与矩阵键盘模块等外围子模块进行可拆卸的电连接)，因此本实用新型将常规的数字技术实现系统和单片机实验系统整合在一个系统中，并且器件使用数量没有成倍的增加，简化电路结构，降低了成本。

(2)本实用新型将现有技术中需要使用多片中规模集成电路以及其他小规模集成电路才能实现的脉冲信号发生模块完全集成在CPLD控制器中，并且单片机和74系列芯片均可以灵活选用脉冲信号产生模块的各个输出信号方便进行电路搭建，由于CPLD芯片内部含有强大丰富的数字逻辑资源，因此只需要一片CPLD芯片便可以实现一路或者多路的脉冲信号发生功能，相比现有技术本实用新型将使得实验装置的尺寸得到大大降低；此外由CPLD芯片价格较低，因此也能够使得数字电子技术实验装置的成本得到降低；相比现有技术由于使用器件数量减少，实验装置整体电路的布局布线也会简化，这有利于实验装置的检修，使得实验设备能够得到有效的利用。

附图说明

图1为本实用新型的结构图；

图2为本实用新型中的脉冲信号产生模块结构图；

图3为本实用新型中的二分频信号产生单元电路结构图；

图4为本实用新型中的十分频信号产生单元电路结构图；

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细说明。

一、本实用新型电路整体结构

如图1所示，本实用新型一种单片机实验系统，包括单片机、外围子模块和脉冲信号产生模块；

外围子模块为单片机实验系统常规模块，主要包括：矩阵键盘模块、拨码开关模块、液晶屏模块、数码管显示模块、AD转换模块和DA转换模块。

脉冲信号产生模块主要由CPLD控制器组成，CPLD控制器包括单次脉冲产生模块、二分频信号产生单元和十分频信号产生单元。

述单片机、外围子模块和脉冲信号产生模块均设置在实验系统电路板上；单片机通过程序烧写接口与计算机相连接。

实验系统电路板上还设置有M个中规模数字器件插座(常见的能够插接双列直插芯片的插座)，其中M为小于30的自然数，此外为了满足简单组合逻辑电路的验证，也可以增设数个小规模数字器件插座。

外围子模块的各个端口能够与单片机的端口通过导线实现可拆卸的电连接；脉冲信号产生模块的各个信号输出端口能够与单片机的端口通过导线实现可拆卸的电连接。外围子模块的各个端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接；脉冲信号产生模块的各个信号输出端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接。

也即是外围子模块的各个端口均能与核心模块(单片机或者74系列芯片)进行电连接，并且可以拆卸断开，这就使得单片机或者74系列芯片均能共用外围子模块。推而广之，单片机也可以通过同样的方式实现与74系列芯片的电连接，使得单片机实验线路的搭建更加丰富和灵活。

具体的实现可拆卸电连接的方式可以是通过插针与导线实现。例如74系列芯片是这样实现与外围子模块实现连接的：用于插装74系列芯片的中规模数字器件插座的各个管脚均与各个中规模数字器件管脚插针相连接，中规模数字器件管脚插针设置在实验系统电路板的板体上，并且中规模数字器件管脚插针与验系统电路板的板体相垂直；外围子模块，例如拨码开关模块的输出端口也与拨码开关输出端口插针相连接，该拨码开关输出端口插针也设置在实验系统电路板的板体上，并且该拨码开关输出端口插针与验系统电路板的板体相垂直，因此中规模数字器件管脚插针与拨码开关输出端口插针便可以通过导线进行电连接(导线两端具有能导电的接触头，接触头为“帽”状的中空结构，因此导线可以通过接触头与插针进行插接，需要拆卸的时候用力拔开即可。)规模数字器件管脚插针与拨码开关输出端口插针实现电连接后74系列芯片的端口便于拨码开关的端口电连通。其他端口连接采用上述同样的方式以实现实验电路的搭建。

二、本实用新型脉冲信号产生模块电路结构

以上是本实用新型电路整体结构，除此之外，本实用新型电路设计的一个重要方面还在于脉冲信号产生模块的电路设计。

如图2、3和4所示，脉冲信号产生模块核心器件为：CPLD控制器，当然也包括CPLD控制器的外围时钟电路与电源电路。

CPLD控制器内设置有(一)单次脉冲产生模块；(二)二分频信号产生单元；(三)十分频信号产生单元。三大主要单元以及一个数据选择器单元；

(一)单次脉冲产生模块

单次脉冲产生模块主要由RS触发器构成，RS触发器的置位端与设置在CPLD芯片外部的单刀双掷按键开关的第一固定端相连接，RS触发器的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地，RS触发器的置位端和复位端均与电源正极VCC相连接(当然会分别通过一个设置在CPLD外部的电阻与电源正极VCC相连接)，RS触发器的信号输出端为单次脉冲产生模块的输出端。

(二)二分频信号产生单元

如图3所示，二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器。每个D触发器的反相输出端与其数据端相连接，显然这就构成了一个二分频电路，三个二分频电路按照信号流向依次相连，形成三级二分频电路，第一D触发器的时钟端为二分频信号产生单元的信号输入口，从该二分频信号产生单元的信号输入口进入的信号将被进行三次二分频处理，例如从该二分频信号产生单元的信号输入口进入的信号频率为8MHZ，那么从从该二分频信号产生单元的三个信号输出口将依次产生4MHZ、2MHZ和1MHZ信号，当然根据需要也可以调用更多的D触发器实现更多级的分频。

各个端口名罗列如下：第一D触发器的输出端为二分频信号产生单元的第一信号输出口，第二D触发器的输出端为所述二分频信号产生单元的第二信号输出口，第三D触发器的输出端为所述二分频信号产生单元的第三信号输出口，第一D触发器的时钟端为所述二分频信号产生单元的信号输入口。

(三)十分频信号产生单元

如图4所示十分频信号产生单元包括N个十进制计数器；十进制计数器具有计数钟输入端和进位输出端，N个十进制计数器按照信号流向顺序连接，排列在信号流向最前端的十进制计数器为首计数器，排列在信号流向最末端的十进制计数器为尾计数器；首计数器的计数时钟输入端为十分频信号产生单元的信号输入口；N个十进制计数器的进位输出端分别构成十分频信号产生单元的N个信号输出口；其中N为大于3的自然数。显然每个十进制计数器都构成了一个十分频电路，N个十进制计数器构成10级十分频。

当然这里也可以采用其他方法实现十分频电路，例如使用硬件描述语言建模实现一个十分频模块(并且占空比可以设置为1∶1)，然后将其创建为一个原理图符号供顶层原理图设计文件调用。但是不管采用哪种方式所设计的电路都会被综合工具转换为实际的电路网表文件。

十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接；因此1MHZ信号将被作N次十分频，依次得到100KHZ，10KHZ，1KHZ，100HZ直至1HZ。

需要指出的是，本实用新型中十进制计数器模块、数据选择器模块、D触发器和RS触发器均可以通过原理图设计方式调用现有模块实现，具体的，在QUARTUS 2集成开发环境中通过原理图设计的方式便可以调用各种基本的数字模块，例如可以在期间库中查找调用标号为74192的模块便可以实现十进制计数器模块，但是该模块与中规模集成电路74192芯片又有本质差异，QUARTUS 2集成开发环境中通过原理图设计方式调用的74192模块(十进制计数器模块)是一个具有中规模集成电路74192芯片所有功能特点的模块，本质上是采用CPLD内部的“与或”阵列实现的，QUARTUS 2会基于“与或”阵列原理将十进制计数器模块转换为一个实际的电路实现，当然各模块之间的电路连接关系也会被转化为具体的电路连接。以上论述属于CPLD的开发技术原理，在这里不再过多阐述。

三、本实用新型工作原理与使用方法

(一)本实用新型整体原理与使用方法

本实用新型主要可以完成单片机实验和数字技术实验所需线路的灵活搭建。例如在需要完成数字技术实验所需线路的搭建时，采用如下方法实现译码器的验证实验：将所需数字器件(通常为中规模数字芯片74系列，例如译码器74138芯片)插入中规模数字器件插座中，通过带有接触头的导线将74138芯片的译码输入口与拨码开关模块的输出端相连接(连接的具体方法在上文中已经详细阐述，这里不再赘述)，同样的的通过导线将74138芯片的译码输出端与LED模块的输入口相连接，并设置相应的使能端口便实现了实验线路搭建，之后便可以进行实验验证。如果需要使用脉冲信号，则使用相同的办法将脉冲信号输出模块的输出端与相应的数字器件相连接即可。

在进行单片机实验时，采用相同的办法即可将脉冲信号输出模块、外围子模块或者74系列芯片与单片机进行电连接，实现丰富而灵活的电路搭建。当然单片机实验要通过计算机进行控制代码的编辑、调试与在线下载。

需要指出的是本实用新型的两大思路是：将单片机与74系列芯片整合在一个系统中，是它们均能共用外围子模块和脉冲信号产生模块，并且单片机也可以与74系列芯片进行可拆卸的电连接，实现单片机系统的外围电路扩展。

(一)本实用新型脉冲信号产生模块工作原理

(一)单次脉冲产生模块工作原理

单刀双掷按键开关是一种具有弹性按键工作特点的单刀双掷开关，没有被按动时活动端与第二固定端稳定接触，被按下后活动端与第一固定端稳定接触，松开后活动端又回复到与第二固定端稳定接触。因此当单刀双掷按键开关没有被按下时RS触发器模块的置位端获得的电平为高电平，RS触发器模块的复位端获得的电平为低电平(RS触发器模块的置位端和复位端均以低电平为有效信号)，此时，RS触发器模块的信号输出端输出低电平，当单刀双掷按键开关被按下后，显然的RS触发器模块的信号输出端输出高电平，并且随着松开后活动端又回复到与第二固定端稳定接触，RS触发器模块的信号输出端输出的高电平消失，因此，综上，单刀双掷拨码开关被按下一次，RS触发器模块的信号输出端发送出一个单次脉冲。

(二)二分频信号产生单元工作原理

每个D触发器的反相输出端与其数据端相连接，当D触发器的时钟端出现上升沿时，其数据端采集信号，而该信号为D触发器的反相输出端信号，因此D触发器的下一个状态必然为上一个状态的反信号，而这一改变是发生在时钟的每一个上升沿的，也即是一个周期取反一次，实现了二分频电路。

三个二分频电路按照信号流向依次相连，形成三级二分频电路，第一D触发器的时钟端为二分频信号产生单元的信号输入口，从该二分频信号产生单元的信号输入口进入的信号将被进行三次二分频处理，具体举例在电路结构描述部分已经描述，此处不再重复。

此外，二分频信号产生单元的信号输入口与二选一数据选择器的输出端相连接，二选一数据选择器的一个输入端与第一晶体振荡电路的输出口相连接，二选一数据选择器的另一个输入端与第二晶体振荡电路的输出口相连接，二选一数据选择器的数据选择端与拨码开关相连接。基于此电路连接关系本实用新型可以对输入的原始时钟信号频率进行选择(通过拨码开关输入高电平或者低电平实现选择第一晶体振荡电路的输出信号或者第二晶体振荡电路的输出信号)，以便更灵活的产生多种频率的时钟脉冲。

本实用新型中第一晶体振荡电路输出信号的频率设置为4MHZ，第二晶体振荡电路输出信号的频率设置为8MHZ。

(三)十分频信号产生单元工作原理

十进制计数器具有计数时钟输入端和进位输出端，根据十进制计数器原理，每个十进制计数器都构成了一个十分频电路，计数时钟输入端为信号输入端，进位输出端为信号输出端，N个十进制计数器按照信号流向顺序连接(也即是第1个十进制计数器的输出端与第2个十进制计数器的输入端相连接，第2个十进制计数器的输出端与第3个十进制计数器的输入端相连接，直至所有十进制计数器连接完成)，显然，N个十进制计数器构成10级十分频。十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接；因此1MHZ信号将被作N次十分频，依次得到100KHZ，10KHZ，1KHZ，100HZ直至1HZ。

最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。

Claims (4)

1.一种单片机实验系统，包括单片机、外围子模块，其特征在于：还包括脉冲信号产生模块；

所述单片机、外围子模块和脉冲信号产生模块均设置在实验系统电路板上；所述单片机通过程序烧写接口与计算机相连接；

实验系统电路板上还设置有M个中规模数字器件插座，其中M为小于30的自然数；

所述外围子模块的各个端口能够与单片机的端口通过导线实现可拆卸的电连接；所述脉冲信号产生模块的各个信号输出端口能够与单片机的端口通过导线实现可拆卸的电连接；

所述外围子模块的各个端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接；所述脉冲信号产生模块的各个信号输出端口能够与中规模数字器件插座的管脚通过导线实现可拆卸的电连接；

所述脉冲信号产生模块主要由CPLD控制器组成，所述CPLD控制器包括单次脉冲产生模块、二分频信号产生单元和十分频信号产生单元；

所述单次脉冲产生模块主要由RS触发器构成，所述RS触发器的置位端与单刀双掷按键开关的第一固定端相连接，RS触发器的复位端与单刀双掷按键开关的第二固定端相连接，单刀双掷按键开关的活动端接地，RS触发器的置位端和复位端均与电源正极VCC相连接，RS触发器的信号输出端为单次脉冲产生模块的输出端。

2.根据权利要求1所述的一种单片机实验系统，其特征在于，所述外围子模块包括：矩阵键盘模块、拨码开关模块、液晶屏模块、数码管显示模块、AD转换模块和DA转换模块。

3.根据权利要求2所述的一种单片机实验系统，其特征在于，所述二分频信号产生单元包括第一D触发器、第二D触发器和第三D触发器，所述第一D触发器的反相输出端与第一D触发器的数据端相连接，所述第二D触发器的反相输出端与第二D触发器的数据端相连接，所述第三D触发器的反相输出端与第三D触发器的数据端相连接；所述第一D触发器的输出端与第二D触发器的时钟端相连接，所述第二D触发器的输出端与第三D触发器的时钟端相连接；所述第一D触发器的输出端为所述二分频信号产生单元的第一信号输出口，所述第二D触发器的输出端为所述二分频信号产生单元的第二信号输出口，所述第三D触发器的输出端为所述二分频信号产生单元的第三信号输出口，所述第一D触发器的时钟端为所述二分频信号产生单元的信号输入口。

4.根据权利要求3所述的一种单片机实验系统，其特征在于，所述十分频信号产生单元包括N个十进制计数器；所述十进制计数器具有计数时钟输入端和进位输出端，所述N个十进制计数器按照信号流向顺序连接，排列在信号流向最前端的十进制计数器为首计数器，排列在信号流向最末端的十进制计数器为尾计数器；所述首计数器的计数时钟输入端为十分频信号产生单元的信号输入口；所述N个十进制计数器的进位输出端分别构成十分频信号产生单元的N个信号输出口；其中N为大于3的自然数；所述十分频信号产生单元的信号输入口与二分频信号产生单元的第三信号输出口相连接；

所述二分频信号产生单元的信号输入口与二选一数据选择器的输出端相连接，所述二选一数据选择器的一个输入端与第一晶体振荡电路的输出口相连接，二选一数据选择器的另一个输入端与第二晶体振荡电路的输出口相连接。