CN205901917U - 成像装置 - Google Patents

Abstract

本实用新型涉及一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：电容，其经配置以存储重置信号和像素信号；以及多个列电路，其中，至少一个列电路分别从所述电容读取重置信号和像素信号，并产生重置信号与像素信号的差；其中，所述像素信号在重置信号后产生。

Description

成像装置

技术领域

本实用新型涉及成像领域，特别地涉及一种成像装置及其成像方法。

背景技术

CMOS图像传感器已经广泛地应用在许多产品中。这些产品包括手机、平板电脑、汽车以及安防监控系统等。在很多应用中(例如:工业相机或机器视觉等)，由于物体的高速运动和图像识别算法方面的需求，需要对于高速运动的物体不失真的抓拍。传统的卷帘快门式(rolling shutter)CMOS图像传感器，因为其读取是逐行式的，会对高速运动的物体会产生布丁效应(Jell-O effect)，出现图像会产生扭曲，所以需用使用全局快门(globalshutter)。

然而，现有的全局快门图像传感器中，图像信号和重置信号的两次读出不是完全意义上的相关：信号读取发生在重置之前；因此，信号中的噪声无法完全消掉，图像信噪比下降。目前，针对这一技术问题尚没有好的解决方法。

实用新型内容

针对现有技术中存在的问题，根据本实用新型的一个方面，一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：电容，其经配置以存储重置信号和像素信号；以及多个列电路，其中，至少一个列电路分别从所述电容读取重置信号和像素信号，并产生重置信号与像素信号的差；其中，所述像素信号在重置信号后产生。

如上所述的装置，其中所述像素进一步包括：输出晶体管，其连接在像素的输出晶体管和接地之间；输出源极跟随晶体管，其连接在第一电容和第二电容的输出与行选择晶体管。

如上所述的装置，其中所述像素进一步包括开关，其连接在源极跟随晶体管的输出与所述电容之间。

如上所述的装置，其中所述像素进一步包括：全局快门晶体管，其连接在光电二极管与电压源之间。

如上所述的装置，其中所述像素阵列包括第一像素群组和第二像素群组；其中所述第一像素群组对应第一转移电压，所述第二像素群组对应第二转移电压；第一转移电压大于第二转移电压。

如上所述的装置，其中第一转移电压对应第一曝光时间；第二转移电压对应第二曝光时间；第一曝光时间小于第二曝光时间。

如上所述的装置，其中第一曝光时间和第二曝光时间满足以下公式：

t1＝tint-t2

t2＝tint×(1/2)^a

其中，t1是第一曝光时间；t2是第二曝光时间；tint是自动曝光时间；a是正整数。

附图说明

下面，将结合附图对本实用新型的优选实施方式进行进一步详细的说明，其中：

图1是一种成像装置的结构的示意图；

图2是表示了一种代表性像素结构的示意图；

图3是表示了一种代表性像素结构的示意图；

图4是现有的全局快门图像传感器像素架构示意；

图5是现有的全局快门图像传感器的信号读出时序示意图；

图6是根据本实用新型的一个实施例的像素结构示意图；

图7是根据本实用新型的一个实施例的像素操作时序图；

图8是根据本实用新型的一个实施例的信号采样方法示意图；

图9是根据本实用新型的一个实施例的通过控制TX电压获得宽动态范围的示意图；

图10是根据图9所述的实施例的时序进行处理时图像输出的宽动态光电转化曲线示意图；以及

图11是根据本实用新型的一个实施例的成像方法的示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。

图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一列像素由列选择线全部同时接通，且每一行像素 分别由行选择线选择性地输出。每一像素具有行地址和列地址。像素的列地址对应于由列解码和驱动电路120驱动的行选择线，而像素的行地址对应于由行解码和驱动电路130驱动的行选择线。控制电路140控制列解码和驱动电路120和行解码和驱动电路130以选择地读出像素阵列中适当的行和列对应的像素输出信号。

像素输出信号包括像素重设信号V_rst和像素图像信号V_sig。像素重设信号V_rst代表重设感光器件(如光电二极管)的浮动扩散区域时从浮动扩散区域获得的信号。像素图像信号V_sig代表由感光器件所获取的代表图像的电荷转移到浮动扩散区域后所获得的信号。像素重设信号V_rst和像素图像信号V_sig均由行采样和保持电路150读取，并经过差动放大器160相减。差动放大器160所输出的V_rst-V_sig信号即表示感光器件所获取的图像信号。该图像信号经过模数转换器ADC170后转换为数字信号，然后由图像处理器180进行进一步处理，以输出数字化的图像。

图2是表示了一种代表性像素结构的示意图。图2的像素200包括光电二极管202，转移晶体管204，重设晶体管206，源极跟随晶体管208和行选择晶体管210。光电二极管202连接到转移晶体管204的源极。转移晶体管204由信号TX控制。当TX控制转移晶体管至“on”状态时，光电二极管中积累的电荷被转移到存储区域21中。同时，光电二极管202被重设。源极跟随晶体管208的栅极连接到存储区域21。源极跟随晶体管208放大从存储区域21接收的信号。重设晶体管206源极也连接到存储区域21。重设晶体管206由信号RST控制，用来重设存储区域21。像素200还进一步包括由行选择晶体管210。行选择晶体管210由信号RowSel控制，将源极跟随晶体管208放大的信号输出到输出线Vout。

图3也是表示了一种代表性像素结构的示意图。图3并不是抽象的电路逻辑关系示意图，而是具体的半导体结构示意图。图3所述的像素300包括了光 电二极管302作为感光器件。像素300包括转移栅极303，其与光电二极管302和存储区域，即浮动扩散区域304一起形成转移晶体管。像素300还包括重设栅极305，其连接在浮动扩散区域304和有源区域306之间，以重设浮动扩散区域304。有源区域306连接到电极源Vaa。像素300还包括源极跟随栅极307，其连接在有源区域306和308之间，形成源极跟随晶体管，并且源极跟随栅极307通过电连接347电耦合到浮动扩散区域304。像素300进一步包括行选择晶体管栅极309，其连接在有源区域308和作为像素输出端的有源区域310之间，形成行选择晶体管。

上述晶体管的源极区/漏极区、浮动扩散区、在栅极下一级在源极/漏极区之间的沟道区、和光电二极管因其掺杂性而定义为有源区域，其与栅极结构相结合而定义有源电子装置。

针对现有技术中存在的问题，本实用新型提出了一种基于列并行读取架构的电路结构。

图4是现有的全局快门图像传感器像素架构示意。图5是现有的全局快门图像传感器的信号读出时序示意图。参考图4和图5，在传统的像素架构的基础上，每个像素中增加了全局快门晶体管401，其经配置而由全局快门(GS)信号控制。全局快门晶体管401连接到光电二极管202，从而在GS信号的控制下，控制光电二极管402的曝光时间。由于在现有的全局快门图像传感器中由GS信号控制的像素曝光和由TX信号控制的读取都是全局式的，因此，在时序上在积分结束时(即光电二极管曝光结束时)，TX全局打开，信号先存储在FD的电容上。参考图5，在信号读出时，行选择信号RS打开，像素信号(即signal信号)先被读出；然后RST信号重置FD的电压，然后重置信号(即reset信号)再被读出。因为像素信号的读取发生在RST信号重置FD之前，因此，这两次读出不是完全意义上的相关。这样在后续阶段的反相关操作中，噪声无法完全消掉。因此，传统全局快门图像传感器所获得的图像的信噪比下降。

图6是根据本实用新型的一个实施例的像素结构示意图。图6中各个元件与图4中的对应元件的功能类似，在此对于二者之间的区别之处重点说明如下。如图6所示，像素600中在现有的像素架构基础上增加了用来存储reset信号和signal信号的电容Cs。reset和signal信号在不同的时间将被分别保存在电容Cs中，以保证这两个信号的相关性。因为有了电容Cs这个存储单元，在全局曝光结束时像素可以以全相关采样的时序来读取。这两个信号会在后续的列读取电路中相互做减法，已达到相关双采样CDS(Correlated DoubleSampling)的效果。

根据本实用新型的一个实施例，像素600进一步包括输出晶体管620，其连接在源极跟随晶体管608和接地之间，由偏压控制信号Bias_crtl控制。当reset和signal信号被读取并存储到电容Cs中时，输出晶体管620为截止状态，保证信号的存储。在此之后，输出晶体管620将源极跟随晶体管608的输出接地，以减少reset和signal信号被读出时的干扰，并保证自动清零。

根据本实用新型的一个实施例，像素600进一步包括输出源极跟随晶体管630，其连接在电容Cs的输出与行选择晶体管610之间，形成行输出电路，以提供输出信号。根据本实用新型的一个实施例，像素600进一步包括采样开关Samp，其连接在源极跟随晶体管608的输出与电容Cs之间。

图7是根据本实用新型的一个实施例的像素操作时序图。如图所示，首先执行的是全局重置：RST信号重置信号存储区FD，reset信号经过像素输出晶体管620和采样开关Samp后，存储到电容Cs中。接下来，在滚动读取RST阶段，reset信号被逐行读取。应当注意，在逐行读取Cs中存储的reset信号时，开关Samp处于关闭状态，将Cs的读取与光电二极管的曝光完全隔离开。此时如果出现了全局曝光GS信号(如图中虚线所述)，光电二极管的电荷开始转移到FD区(积分开始)。在将全部的Cs中存储的reset信号逐行读出之后，执行全局电荷转移(全局TX)：全局TX信号将FD区转移，形成signal信号。 signal信号经过像素输出晶体管620和采样开关Samp后，同样存储到电容Cs中。接下来，在滚动读取TX阶段，signal信号被逐行读取。与现有技术完全不同，根据图7的实施例方式读取的reset信号和signal信号是全相关的采样信号。利用现有的全相关采样信号的处理方式处理reset和signal信号，能够消除系统噪声，得到高信噪比的图像信号。

图8是根据本实用新型的一个实施例的信号采样方法示意图。如图8所述，采样方法800包括：在步骤810，在滚动读取RST期间，逐行读取RST帧(即reset信号)，并保存到帧缓存器(frame buffer)中。在步骤820，在滚动读取TX期间，逐行读取SIG帧(即signal信号)。接下来，在步骤830中，进行全相关双采样信号(CDS)处理，在数字逻辑电路中将SIG帧与保存在帧缓存器中的RST帧一一对应地进行减法运算，即从SIG帧中减去RST帧，得到二者的差值信号。在步骤840中，对做完减法运算的数据，即差值信号，进行后续的图像处理运算，例如积分、微分、插值等得出最终的图像数据。在步骤850，将最终的图像数据输出。由于SIG帧与RST帧是全相关的采样数据，因此，利用现有的全相关双采样信号的处理方式处理，即可以得打高信噪比的图像数据。

根据本实用新型的一个实施例，帧缓存器可以是和成像装置在同一个芯片的，也可以是单独的一个芯片的。或是利用电脑或是手机AP处理器和机内的DDR内存实现都可以。

根据本实用新型的一个实施例，在像素积分的时候，因为由于Samp开关把像素和电容分开。因此，像素积分可以直接从global shutter时序之后开始。并且，可以通过控制在曝光过程中的TX上的电压来实现宽动态的功能。

图9是根据本实用新型的一个实施例的通过控制TX电压获得宽动态范围的示意图。图10是根据图9所述的实施例的时序进行处理时图像输出的宽动态光电转化曲线示意图。

如图9和10所示，TX具有持续一定时间的不同幅值，而不同的幅值分别对应图像传感器中的不同群组的像素，从而引起图像传感器中不同群组的像素在不同的时间将电荷转移到FD，并进一步存储在Cs中。由此，图像传感器中的不同像素群组具有不同的曝光时间。如图9所示，转移电压V1的像素群组的曝光时间为t1；转移电压V2的像素群组的曝光时间为t1+t2；以及转移电压V2的像素群组的曝光时间为t1+t2+t3。由于不同曝光时间对应的光电二极管的饱和程度不同，由此所获得的图像可以具有更宽的动态范围。

根据图10所示的光电响应曲线可以看出，随之光强的增加，像素的响应曲线呈现非线性特性。这样像素就可以在保留低照度下图像细节并且可以拍摄到光强较高的图像的细节而不至于过饱和。这就是宽动态的实现原理。上述曲线中V1，V2，V3的电压值和t1,t2,t3直接影响到了曲线的拐点和宽动态的特性。

光强可以近似于曝光时间的倒数。正常使用中，t1是最长的曝光，t2较短，t3最短。所以光强在第一段斜率上是最短的，也就是提供最高的低照度感度。

总的曝光时间是三个时间的相加:

tint＝t1+t2+t3 (1)

根据本实用新型的一个实施例，三个时间t1-t3是按照2的倍数的数列计算。三个时间可以根据自动曝光时间自动计算出来，具体的算法如下：

t1＝tint-t2-t3 (2)

t2＝tint×(1/2)^a (3)

t3＝tint×(1/2)^b (4)

tint是自动曝光时间；a，b是可以根据用户手动设置的参数。用以决定三个时间之间的步长。例如：a＝4，b＝6，那么t2就是1/16倍tint,t3是1/64倍tint，t1＝tint-t2-t3，以此类推。

图11是根据本实用新型的一个实施例的成像方法的示意图。如图11所示， 成像方法1100包括以下步骤：在排列成行和列的像素阵列中，对于至少一个像素，在步骤1110，重置存储区域，产生重置信号，并将重置信号存储在信号存储元件中；在步骤1120，读取存储在信号存储元件中的重置信号；在步骤1130，将光电二极管中的像素信号转移到所述存储区域，产生像素信号，并将像素信号存储在信号存储元件中；以及，在步骤1140，读取存储在信号存储元件中的像素信号；在步骤1150，计算重置信号和像素信号的差，得出图像信号。

上述实施例仅供说明本实用新型之用，而并非是对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本实用新型公开的范畴。

Claims (7)

1.一种成像装置，包括：

像素阵列，其包括排列成行和列的多个像素；其中，至少一个像素包括：

电容，其经配置以存储重置信号和像素信号；以及

多个列电路，其中，至少一个列电路分别从所述电容读取重置信号和像素信号，并产生重置信号与像素信号的差；其中，所述像素信号在重置信号后产生。

2.如权利要求1所述的装置，其中所述像素进一步包括：

输出晶体管，其连接在像素的输出晶体管和接地之间；

输出源极跟随晶体管，其连接在第一电容和第二电容的输出与行选择晶体管。

3.如权利要求2所述的装置，其中所述像素进一步包括开关，其连接在源极跟随晶体管的输出与所述电容之间。

4.如权利要求1所述的装置，其中所述像素进一步包括：全局快门晶体管，其连接在光电二极管与电压源之间。

5.如权利要求1所述的装置，其中所述像素阵列包括第一像素群组和第二像素群组；其中所述第一像素群组对应第一转移电压，所述第二像素群组对应第二转移电压；第一转移电压大于第二转移电压。

6.如权利要求5所述的装置，其中第一转移电压对应第一曝光时间；第二转移电压对应第二曝光时间；第一曝光时间小于第二曝光时间。

7.如权利要求6所述的装置，其中第一曝光时间和第二曝光时间满足以下公式：

t1＝tint-t2

t2＝tint×(1/2)^a

其中，t1是第一曝光时间；t2是第二曝光时间；tint是自动曝光时间；a是正整数。