CN205810341U - 消影电路，行驱动电路和显示屏 - Google Patents

Abstract

本实用新型公开了一种消影电路，行驱动电路和显示屏。其中，该消影电路包括：监测电路，用于接收关闭信号，并生成执行信号，其中，关闭信号用于表征显示屏的行驱动电路断开；执行电路，与监测电路和行驱动电路的输出端连接，用于接收执行信号，执行下拉电位操作，其中，下拉电位操作用于下拉行驱动电路的输出端的电位。本实用新型解决了现有技术中的下拉电路的下拉精度差且调试成本高的技术问题。

Description

消影电路，行驱动电路和显示屏

技术领域

本实用新型涉及显示屏领域，具体而言，涉及一种消影电路，行驱动电路和显示屏。

背景技术

图1是根据现有技术的一种显示屏的结构示意图，如图1所示，LED显示屏驱动芯片主要分为行驱动芯片(PMOS管，P沟道场效应晶体管)和列驱动芯片(恒流源)，C1～C4为对应行线上的寄生电容，LED显示屏(也可以称为扫描屏)在显示的时候为逐行显示，其工作顺序可以为：

1、LED行驱动芯片内部PMOS管将第一行与电源(VDD)接通，打开第一行输出，第一行的电压V_row1为高电平，即V_row1＝VDD，并且LED行驱动芯片其它行输出为高阻态。

2、LED列驱动芯片(恒流源)根据第一行的数据打开对应通道的恒流源，点亮第一行LED灯。

3、LED列驱动芯片(恒流源)关闭所有输出通道，关闭第一行LED灯，此时所有列线上的电压V_col1～V_col4＝VDD-V_led，其中V_led为LED灯的开启电压。

4、LED行驱动芯片关闭第一行输出，第一行输出为高阻态，因为寄生电容C1的影响，此时第一行上的电压V_row1仍保持为高电平，即V_row1＝VDD。

5、LED行驱动芯片内部PMOS管将第二行与电源(VDD)接通，打开第二行输出，第二行上的电压V_row2＝VDD。

6、LED列驱动芯片(恒流源)根据第二行的数据打开对应通道的恒流源，点亮第二行LED灯，因为寄生电容C1的影响，第一行上的电压V_row1＝VDD，所以在恒流源刚开启的时候，第一行的LED灯也会被同时点亮，因为LED行驱动芯片第一行输出为高阻态，所以第一行LED灯被点亮的时间会较短，显示现象为第一行的灯会暗亮(亮度较暗)。

7、切换显示下一行，重复第3步～第6步，每次在显示当前行的时候，上一显示行的LED灯会暗亮。

因为LED显示屏通常是从上往下逐行扫描，所以显示效果为正在点亮的行的上一行会有暗亮，行业内称此现象为上鬼影，或者为行鬼影。

为了消除LED显示屏的上鬼影现象，行业内设计了多种消上鬼影电路，基本方法为增加下拉电路，即在每显示行完成，关闭行驱动(PMOS管)的时候，将此行的电位下拉，使此行上的电位降低，这样在显示下一行的LED灯的时候，此行的LED灯不会被点亮。

目前市场上现有的技术方案，主要是MOS管下拉方案，是根据程序调整下拉时间来控制下拉电位。由于市场上的显示单元板种类繁多，每种显示单元板上的下拉时间常数相差非常大，需要对每种显示单元板单独调试程序，而且同一单元板上因为每行上的寄生电容大小不一致，下拉的MOS管的导通电阻也不一致，所以很难让每行的下拉电位一致。因此现有方案的下拉精度较差而且调试成本高。

针对现有技术中的下拉电路的下拉精度差且调试成本高的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种消影电路，行驱动电路和显示屏，以至少解决现有技术中的下拉电路的下拉精度差且调试成本高的技术问题。

根据本实用新型实施例的一个方面，提供了一种消影电路，包括：监测电路，用于接收关闭信号，并生成执行信号，其中，关闭信号用于表征显示屏的行驱动电路断开；执行电路，与监测电路和行驱动电路的输出端连接，用于接收执行信号，并执行下拉电位操作，其中，下拉电位操作用于下拉行驱动电路的输出端的电位。

根据本实用新型实施例的另一方面，还提供了一种行驱动电路，包括：晶体管，漏极与供电电源连接，源极接入行驱动电路的输出端；监测电路，用于接收关闭信号，并生成执行信号，其中，关闭信号用于表征行驱动电路断开；执行电路，与监测电路和晶体管的源极连接，用于接收执行信号，并执行下拉电位操作，其中，下拉电位操作用于下拉行驱动电路的输出端的电位。

根据本实用新型实施例的另一方面，还提供了一种显示屏，包括：本实用新型上述实施例中任意一项的行驱动电路。

在本实用新型实施例中，可以通过监测电路接收行驱动电路断开的关闭信号，并生成执行信号发送给执行电路，执行电路根据接收到的执行信号，执行下拉电位操作，从而实现下拉行驱动电路的输出端的电位的目的，并且执行电路执行下拉电位操作，无需通过程序调整下拉时间来控制下拉电位，从而解决了现有技术中的下拉电路的下拉精度差且调试成本高技术问题。因此，通过本实用新型提供的方案，可以通过监测电路和执行电路实现下拉电位操作，消除显示屏的上鬼影现象，提高下拉电位精度，实现自动控制，降低调试成本的效果。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据现有技术的一种显示屏的结构示意图；

图2是根据本实用新型实施例的一种消影电路的示意图；

图3是根据本实用新型实施例的一种可选的消影电路的结构示意图；以及

图4是根据本实用新型实施例的一种行驱动电路的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列单元的系统、产品或设备不必限于清楚地列出的那些单元，而是可包括没有清楚地列出的或对于这些方法、产品或设备固有的其它单元。

实施例1

根据本实用新型实施例，提供了一种消影电路实施例，图2是根据本实用新型实施例的一种消影电路的示意图，如图2所示，该消影电路包括：

监测电路22，用于接收关闭信号，并生成执行信号，其中，关闭信号用于表征显示屏的行驱动电路26断开。

具体的，上述行驱动电路可以是行驱动芯片，不仅限于此，其他具有驱动功能的分立元器件组合成的电路也可以实现上述方案。上述关闭信号可以由行驱动芯片的芯片系统发送。

执行电路24，与监测电路22和行驱动电路的输出端连接，用于接收执行信号，并执行下拉电位操作，其中，下拉电位操作用于下拉行驱动电路的输出端的电位。

在一种可选的方案中，在显示屏的行驱动芯片关闭之后，芯片系统可以发送关闭信号给监测电路，监测电路在接收到该关闭信号之后，可以生成执行信号，并将该执行信号发送给执行电路，执行电路在接收到执行信号之后，可以开始下拉行驱动芯片的输出端的电位，将该行的电位降低，使得该行的电压小于该行LED灯的开启电压，从而在显示下一行的LED灯的时候，此行的LED灯不会被点亮。

图3是根据本实用新型实施例的一种可选的消影电路的结构示意图，如图3所示，消影电路可以包括下拉监测电路(即上述的监测电路)和下拉电路(即上述的执行电路)，下拉电路和下拉监测电路的PD端和行驱动芯片的OUT端连接。在行驱动芯片关闭之后，芯片系统开启DN信号，令DN＝1，下拉监测电路在接收到DN信号之后，令PD＝0，并将PD信号发送给下拉电路，下拉电路在接收到PD信号之后，开始工作，下拉OUT端电位。

通过本实用新型上述实施例，可以通过监测电路接收行驱动电路断开的关闭信号，并生成执行信号发送给执行电路，执行电路根据接收到的执行信号，执行下拉电位操作，从而实现下拉行驱动电路的输出端的电位的目的，并且执行电路执行下拉电位操作，无需通过程序调整下拉时间来控制下拉电位，从而解决了现有技术中的下拉电路的下拉精度差且调试成本高技术问题。因此，通过本实用新型提供的方案，可以通过监测电路和执行电路实现下拉电位操作，消除显示屏的上鬼影现象，提高下拉电位精度，实现自动控制，降低调试成本的效果。

可选的，在本实用新型上述实施例中，上述执行电路包括：

放大器，正向输入端与行驱动电路的输出端连接，反向输入端接入下拉参考电位，控制端与监测电路的第一端连接，用于比较行驱动电路的输出端的电位和下拉参考电位，得到电位差值。

具体的，上述下拉参考电位可以由行驱动芯片的芯片系统给出，可以根据显示屏中每行LED灯的开启电压进行设定，为了保证显示下一行LED灯的时候，该行LED灯不会被点亮，可以设置下拉参考电位小于该行LED灯的开启电压，例如可以设置为1.2V，2.5V或者3.5V。

第一晶体管，栅极与放大器的输出端连接，漏极与行驱动电路的输出端连接，源极接地，用于在电位差值大于等于预设电位差值的情况下导通。

具体的，上述第一晶体管可以是MOS管，例如，可以是N沟道场效应晶体管，即NMOS管，上述预设电位差值可以是第一NMOS管的导通电位差，即NMOS管栅极与源极之间的电位差。

在一种可选的方案中，在显示屏的行驱动芯片关闭时，芯片系统可以发送关闭信号给监测电路，监测电路在接收到该关闭信号之后，可以生成执行信号，并将该执行信号发送给放大器，放大器在接收到执行信号之后，开始工作，将行驱动芯片的输出端的电位和下拉参考电位进行比较，得到电位差值，并发送给第一晶体管，在放大器输出的电位差值大于等于第一NMOS管的导通电位差的情况下，第一晶体管导通，行驱动芯片的输出端接地，输出端的电位被快速下拉。

如图3所示，下拉电路可以包括放大器amp和NMOS管NM0，amp的正向输入端可以与下拉监测电路的PD端和行驱动芯片的OUT端连接，反向输入端可以接入VR_pulldn，amp的正向输入端的电位为VFB，amp的反向输入端的电位为VR_pulldn，amp的输出端的电位为VG，NM0的栅极与amp的输出端连接，漏极与行驱动芯片的OUT端连接，源极接地。当PD＝0时，amp开始工作，VFB＝VDD，且VR_pulldn<VDD，所以amp输出的VG为高电位，NM0导通，开始下拉OUT端电位。

通过上述方案，通过放大器比较行驱动电路的输出端的电位和下拉参考电位，控制第一晶体管导通，从而实现下拉行驱动电路的输出端的电位的目的。通过放大器控制第一晶体管，可以提高电路下拉的精度。

可选的，在本实用新型上述实施例中，监测电路的第二端与放大器的输出端连接，用于在电位差值小于等于预设停止电位值的情况下，生成停止信号，停止信号用于控制执行电路停止执行下拉电位操作。

具体的，上述预设停止电位值可以是使得第一NMOS管接近关断的电位值。

在一种可选的方案中，在第一NMOS管导通之后，行驱动芯片的输出端的电位会降低，逐渐接近下拉参考电位，从而电位差值减小，监测电路监测放大器输出的电位差值，当电位差值使得第一NMOS管几乎关闭时，确定完成下拉电位，生成停止信号，停止执行电路工作，使得执行电路停止执行下拉电位操作。

如图3所示，下拉监测电路还可以与amp的输出端连接。打开NM0之后，VFB的电位越来越接近VR_pulldn，VG的电位越来越低，当VG使NM0几乎关闭的时候，即OUT＝VFB＝VR_pulldn，完成下拉，并由下拉监测电路监测VG的电位，当完成下拉的时候，生成停止信号，令PD＝1，关闭amp和NM0，停止执行下拉电位操作。

通过上述方案，监测电路通过监测放大器输出的电位差值，确定下拉时间，无需通过程序调整下拉时间，从而提高下拉精度，降低调试成本。

可选的，在本实用新型上述实施例中，上述执行电路还包括：第二晶体管，栅极与监测电路的第一端连接，漏极与第一晶体管的栅极连接，源极接地，用于接收所述停止信号，并生成关断信号，其中，关断信号用于控制第一晶体管关断。

具体的，上述第二晶体管可以是MOS管，例如，可以是N沟道场效应晶体管，即NMOS管。

在一种可选的方案中，第二NMOS管在接收到停止信号之后，将停止信号与第二NMOS管的导通电位差进行比较，如果停止信号大于等于第二NMOS管的导通电位差，则第二NMOS管导通，生成关断信号，降低第一NMOS管漏极电位，使得第一NMOS管关断，完成下拉行驱动芯片的输出端的电位。

如图3所示，第二晶体管可以是NM1，漏极与NM0的源极和amp的输出端连接，栅极与下拉监测电路的PD端连接，源极接地。NM1可以根据下拉监测电路的PD信号进行导通或者关断，当下拉监测电路输出PD＝0时，NM1关断；当下拉监测电路输出PD＝1时，NM1导通，使得NM0关断，从而为NM0提供关断信号。

此处需要说明的是，也可以采用其他方式生成关断信号，从而关断第一晶体管，本实用新型对此不做进一步限定。

可选的，在本实用新型上述实施例中，上述执行电路还包括：保护电路，串联在行驱动电路的输出端与第一晶体管的漏极之间，并与放大器的正向输入端连接，用于限流。

在一种可选的方案中，保护电路设置在行驱动芯片的输出端与第一NMOS管之间，可以起到下拉限流的作用，避免下拉电流过大，导致电路元器件损坏，影响消影电路的正常工作。还可以设定反馈Feedback点，配合放大器调整下拉波形，提高下拉精度。

可选的，在本实用新型上述实施例中，上述保护电路包括：第一电阻和第二电阻，第一电阻和第二电阻串联，第一电阻和第二电阻的连接节点与放大器的正向输入端连接。

具体的，可以根据限流和反馈点的实际需求，选择对应阻值的第一电阻和第二电阻。

如图3所示，第一电阻可以是图3中的R1，第二电阻可以是图3中的R0，R1和R0串联在行驱动芯片的OUT端和NM0的漏极之间，R1和R0的连接节点与放大器的正向输入端连接。

通过上述方案，本实用新型所提供的消影电路工作时，只包括下拉电路，不存在稳定性问题，可以通过放大器提高下拉精度，并且可以在很小的面积和功耗下，设计很高的环路带宽，提高下拉速度，从而实现高精度快速下拉行驱动电路的输出端的电位。

实施例2

根据本实用新型实施例，还提供了一种行驱动电路实施例，图4是根据本实用新型实施例的一种行驱动电路的示意图，如图4所示，该行驱动电路包括：

晶体管42，漏极与供电电源连接，源极接入行驱动电路的输出端。

具体的，上述行驱动电路可以是行驱动芯片，不仅限于此，其他具有驱动功能的分立元器件组合成的电路也可以实现上述方案。上述晶体管可以是MOS管，例如，可以是P沟道场效应晶体管，即PMOS管。上述供电电源可以是直流电源VDD。

监测电路22，用于接收关闭信号，并生成执行信号，其中，关闭信号用于表征行驱动电路断开。

具体的，上述关闭信号可以由行驱动芯片的芯片系统发送。

执行电路24，与监测电路22和晶体管42的源极连接，用于接收执行信号，并执行下拉电位操作，其中，下拉电位操作用于下拉行驱动电路的输出端的电位。

在一种可选的方案中，在显示屏的行驱动芯片关闭之后，芯片系统可以发送关闭信号给监测电路，监测电路在接收到该关闭信号之后，可以生成执行信号，并将该执行信号发送给执行电路，执行电路在接收到执行信号之后，可以开始下拉行驱动芯片的输出端的电位，将该行的电位降低，使得该行的电压小于该行LED灯的开启电压，从而在显示下一行的LED灯的时候，此行的LED灯不会被点亮。

如图3所示，显示屏的行驱动芯片可以包括PMOS管PM0，下拉监测电路(即上述的监测电路)和下拉电路(即上述的执行电路)，PMOS管的漏极连接直流电源VDD，PMOS管的源极连接OUT端，OUT端可以连接对地寄生电容CL，下拉电路和下拉监测电路的PD端和行驱动芯片的OUT端连接。在行驱动芯片关闭，即行驱动芯片中的PM0关闭之后，芯片系统开启DN信号，令DN＝1，下拉监测电路在接收到DN信号之后，令PD＝0，并将PD信号发送给下拉电路，下拉电路在接收到PD信号之后，开始工作，下拉OUT端电位。

通过本实用新型上述实施例，可以通过监测电路接收行驱动电路断开的关闭信号，并生成执行信号发送给执行电路，执行电路根据接收到的执行信号，执行下拉电位操作，从而实现下拉行驱动电路的输出端的电位的目的，并且执行电路执行下拉电位操作，无需通过程序调整下拉时间来控制下拉电位，从而解决了现有技术中的下拉电路的下拉精度差且调试成本高技术问题。因此，通过本实用新型提供的方案，可以通过监测电路和执行电路实现下拉电位操作，消除显示屏的上鬼影现象，提高下拉电位精度，实现自动控制，降低调试成本的效果。

可选的，在本实用新型上述实施例中，上述执行电路包括：

放大器，正向输入端与晶体管的源极连接，反向输入端接入下拉参考电位，控制端与监测电路的第一端连接，用于比较行驱动电路的输出端的电位和下拉参考电位，得到电位差值。

具体的，上述下拉参考电位可以由行驱动芯片的芯片系统给出，可以根据显示屏中每行LED灯的开启电压进行设定，为了保证显示下一行LED灯的时候，该行LED灯不会被点亮，可以设置下拉参考电位小于该行LED灯的开启电压，例如可以设置为1.2V，2.5V或者3.5V。

第一晶体管，栅极与放大器的输出端连接，漏极与晶体管的源极连接，源极接地，用于在电位差值大于等于预设电位差值的情况下导通。

具体的，上述第一晶体管可以是MOS管，例如，可以是N沟道场效应晶体管，即NMOS管，上述预设电位差值可以是第一NMOS管的导通电位差，即NMOS管栅极与源极之间的电位差。

在一种可选的方案中，在显示屏的行驱动芯片关闭时，芯片系统可以发送关闭信号给监测电路，监测电路在接收到该关闭信号之后，可以生成执行信号，并将该执行信号发送给放大器，放大器在接收到执行信号之后，开始工作，将行驱动芯片的输出端的电位和下拉参考电位进行比较，得到电位差值，并发送给第一晶体管，在放大器输出的电位差值大于等于第一NMOS管的导通电位差的情况下，第一晶体管导通，行驱动芯片的输出端接地，输出端的电位被快速下拉。

如图3所示，下拉电路可以包括放大器amp和NMOS管NM0，amp的正向输入端可以与下拉监测电路的PD端和PM0的源极连接，反向输入端可以接入VR_pulldn，amp的正向输入端的电位为VFB，amp的反向输入端的电位为VR_pulldn，amp的输出端的电位为VG，NM0的栅极与amp的输出端连接，漏极与PM0的源极连接，源极接地。当PD＝0时，amp开始工作，VFB＝VDD，且VR_pulldn<VDD，所以amp输出的VG为高电位，NM0导通，开始下拉OUT端电位。

通过上述方案，通过放大器比较行驱动电路的输出端的电位和下拉参考电位，控制第一晶体管导通，从而实现下拉行驱动电路的输出端的电位的目的。通过放大器控制第一晶体管，可以提高电路下拉的精度。

此处需要说明的是，实际显示屏的行驱动电路中，包含多个晶体管，每个晶体管的源极连接对应行的输出端，为了实现每行下拉输出端的电位的目的，可以对应每个晶体管设置一个消影电路。

实施例3

根据本实用新型实施例，还提供了一种显示屏实施例，包括上述实施例中的任意一种行驱动电路。

具体的，上述行驱动电路可以是行驱动芯片，不仅限于此，其他具有驱动功能的分立元器件组合成的电路也可以实现上述方案。上述显示屏可以是LED显示屏，但不仅限于此。

通过本实用新型上述实施例，可以通过监测电路接收行驱动电路断开的关闭信号，并生成执行信号发送给执行电路，执行电路根据接收到的执行信号，执行下拉电位操作，从而实现下拉行驱动电路的输出端的电位的目的，并且执行电路执行下拉电位操作，无需通过程序调整下拉时间来控制下拉电位，从而解决了现有技术中的下拉电路的下拉精度差且调试成本高技术问题。因此，通过本实用新型提供的方案，可以通过监测电路和执行电路实现下拉电位操作，消除显示屏的上鬼影现象，提高下拉电位精度，实现自动控制，降低调试成本的效果。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (11)

1.一种消影电路，其特征在于，包括：

监测电路，用于接收关闭信号，并生成执行信号，其中，所述关闭信号用于表征显示屏的行驱动电路断开；

执行电路，与所述监测电路和所述行驱动电路的输出端连接，用于接收所述执行信号，并执行下拉电位操作，其中，所述下拉电位操作用于下拉所述行驱动电路的输出端的电位。

2.根据权利要求1所述的电路，其特征在于，所述执行电路包括：

放大器，正向输入端与所述行驱动电路的输出端连接，反向输入端接入下拉参考电位，控制端与所述监测电路的第一端连接，用于比较所述行驱动电路的输出端的电位和所述下拉参考电位，得到电位差值；

第一晶体管，栅极与所述放大器的输出端连接，漏极与所述行驱动电路的输出端连接，源极接地，用于在所述电位差值大于等于预设电位差值的情况下导通。

3.根据权利要求2所述的电路，其特征在于，所述监测电路的第二端与所述放大器的输出端连接，用于在所述电位差值小于等于预设停止电位值的情况下，生成停止信号，其中，所述停止信号用于控制所述执行电路停止执行所述下拉电位操作。

4.根据权利要求3所述的电路，其特征在于，所述执行电路还包括：第二晶体管，栅极与所述监测电路的第一端连接，漏极与所述第一晶体管的栅极连接，源极接地，用于接收所述停止信号，并生成关断信号，其中，所述关断信号用于控制所述第一晶体管关断。

5.根据权利要求2所述的电路，其特征在于，所述执行电路还包括：保护电路，串联在所述行驱动电路的输出端与所述第一晶体管的漏极之间，并与所述放大器的正向输入端连接，用于限流。

6.根据权利要求5所述的电路，其特征在于，所述保护电路包括：第一电阻和第二电阻，所述第一电阻和所述第二电阻串联，所述第一电阻和所述第二电阻的连接节点与所述放大器的正向输入端连接。

7.根据权利要求2至6中任意一项所述的电路，其特征在于，所述第一晶体管和第二晶体管均为MOS管。

8.一种行驱动电路，其特征在于，包括：

晶体管，漏极与供电电源连接，源极接入行驱动电路的输出端；

监测电路，用于接收关闭信号，并生成执行信号，其中，所述关闭信号用于表征所述行驱动电路断开；

执行电路，与所述监测电路和所述晶体管的源极连接，用于接收所述执行信号，并执行下拉电位操作，其中，所述下拉电位操作用于下拉所述行驱动电路的输出端的电位。

9.根据权利要求8所述的行驱动电路，其特征在于，所述执行电路包括：

放大器，正向输入端与所述晶体管的源极连接，反向输入端接入下拉参考电位，控制端与所述监测电路的第一端连接，用于比较所述行驱动电路的输出端的电位和所述下拉参考电位，得到电位差值；

第一晶体管，栅极与所述放大器的输出端连接，漏极与所述晶体管的源极连接，源极接地，用于在所述电位差值大于等于预设电位差值的情况下导通。

10.根据权利要求9所述的行驱动电路，其特征在于，所述晶体管和所述第一晶体管均为MOS管。

11.一种显示屏，其特征在于，包括：权利要求8至10中任意一项所述的行驱动电路。