CN205788193U - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN205788193U
CN205788193U CN201620363279.4U CN201620363279U CN205788193U CN 205788193 U CN205788193 U CN 205788193U CN 201620363279 U CN201620363279 U CN 201620363279U CN 205788193 U CN205788193 U CN 205788193U
Authority
CN
China
Prior art keywords
current
output
module
power supply
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201620363279.4U
Other languages
English (en)
Inventor
N·德曼吉
J·弗特
T·索德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Application granted granted Critical
Publication of CN205788193U publication Critical patent/CN205788193U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00—Generation of noise currents and voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本公开的实施例涉及一种电子设备，包括：电源端子，至少一个模块，连接到所述电源端子并且被配置用于消耗模块电流，第一生成装置，连接到所述电源端子并且被配置用于针对每个模块生成等于对应模块电流的第一部分的模块辅助电流，第一级，连接到所述电源端子并且包括被配置用于供应高于每个模块辅助电流的最大值之和的主电流的至少一个主电流源，所述第一级被配置用于递送至少等于所述主电流的级电流，第二生成装置，被配置用于生成等于所述级电流与等于每个模块辅助电流之和的次电流之差的中间电流，终端级，连接到所述电源端子并且被配置用于将所述中间电流乘以等于所述第一部分的倒数加上1的乘积因子。

Description

电子设备
技术领域
本实用新型的各种实施例及其实现涉及集成电路，更特别地涉及包括安全模块的集成电路，并且尤其涉及保护这些模块免受SPA(简单功率分析)类型的外部攻击。
背景技术
包括模块的集成电路可能是旨在恢复安全信息的攻击目标并且特别地是通过功耗或SPA的分析的攻击目标。
在操作中，集成电路取决于其执行的操作而消耗或多或少的电力。SPA攻击包括功耗中的这些变化的分析以便根据关于所执行的操作和/或关于其发生的这些指示来显著地推断。
在安全应用中，因此推荐以如下方式来尽可能多地平滑从电源可见的功耗：该方式使得潜在的攻击者很难通过SPA攻击来确定电路的各个部件的活动。
存在现有的保护免受SPA攻击的装置，其包括例如“并联调节器”，但是这些装置尤其不适合用于平滑由若干模块消耗的电流。
实用新型内容
根据一个实施例，提供了用于平滑从集成电路的电源可见的电流的不同的且简单的方式，并且其还与潜在地包括若干安全模块的集成电路兼容。
根据一个方面，提供了一种电子设备，其包括：
-电源端子，
-至少一个模块，连接到所述电源端子并且被配置用于消耗模块电流，
-第一生成装置，连接到电源端子并且被配置用于针对每个模块生成等于对应模块电流的第一部分的模块辅助电流，
-第一级，连接到电源端子，包括被配置用于供应高于每个模块辅助电流的最大值之和的主电流的至少一个主电流源，第一级被配置用于递送至少等于所述主电流的级电流，
-第二生成装置，被配置用于生成等于级电流与等于每个模块辅助电流之和的次电流之差的中间电流，
-终端级，连接到电源端子并且被配置用于将中间电流乘以等于所述第一部分的倒数加上1的乘积因子。
主电流可以等于参考电流的第二部分，并且主电流源可以包括被设计成接收允许从一组值中选择第二部分的值的控制信号的控制输入。第一部分可以等于第二部分，并且在这种情况下，参考电流高于模块辅助电流之和。
设备有利地包括一系列的电流复制装置。
因此，第一生成装置针对每个模块包括复制因子等于所述第一部分的第一电流镜，第一电流镜具有递送对应模块电流的第一输出以及递送对应模块辅助电流的第二输出。
第二生成装置可以包括复制因子等于1的第二电流镜，第一电流镜的第二输出连接到第二电流镜的输入并且第二电流镜的输出连接到第一电流源级的输出。
终端级包括复制因子等于所述乘积因子的电流占用装置，终端级的输入连接到第二生成装置的输出并且终端级的输出连接到电源端子。
根据一个实施例，终端级包括连接到第二电流镜的输出的第一MOS晶体管以及连接在电源端子与接地之间的第二MOS晶体管，MOS晶体管的栅极连接在一起。
另外，为了确保第二生成装置的更好的电流复制，尤其在模块辅助电流或模块辅助电流之和接近所述级电流时，还可以添加中间运算放大器，中间运算放大器的非反相输入连接到第二电流镜的输出，中间运算放大器的反相输入连接到第二电流镜的输入，中间运算放大器的输出连接到终端级的MOS晶体管的栅极。
另外，为了改善电流复制，第一生成装置可以针对每个模块包括连接在对应的第一电流镜的第二输出与第二电流镜的输入之间的第一共源共栅级，第一共源共栅级包括第一PMOS晶体管和第一运算放大器，第一运算放大器的非反相输入连接在电源端子与对应模块之间，第一运算放大器的反相输入连接到第一PMOS晶体管的源极，第一运算放大器的输出连接到第一PMOS晶体管的栅极。
第二共源共栅级也可以连接在终端级的输出与电源端子之间，该共源共栅级包括第二PMOS晶体管和第二运算放大器，第二运算放大器的非反相输入连接在终端级的输出与第二PMOS晶体管之间，第二运算放大器的反相输入连接到终端级的输入，第二运算放大器的输出连接到第二PMOS晶体管的栅极。
第一级可以包括独立于主电流源可激活的至少一个附加电流源，所有电流源的输出连接到第一级的输出。
电子设备还可以包括例如连接到第一级的输出的电容噪声生成器。
可以在电源端子与所述至少一个模块之间连接被配置用于向所述至少一个模块递送经调节的电压的调节器。这一调节器可以包括第一生成装置。
根据一个实施例，设备可以包括若干模块，并且第一生成装置包括分别连接到所述模块以递送相应模块电流的若干第一输出以及一起连接到第一生成装置的输入以递送次电流的若干第二输出。
附图说明
本实用新型的其他优点和特征在检查本实用新型的一个非限制性实施例及其实现的详细描述时并且根据附图将会变得很清楚，在附图中：
图1到6示意性地示出了本实用新型的各个实施例。
具体实施方式
在以下描述中，术语“耦合”和“连接”表示直接或间接经由其他连接设备或装置的电气链路。
在图1中，附图标记DIS表示根据本实用新型的一个实施例的电子设备。
设备DIS包括模块1，例如智能卡的微处理器。设备可以位于智能卡的集成电路中。
设备DIS还包括被设计成接收电源电压Vcc(例如5伏特的电压)的电源端子2。
设备还包括第一生成装置4，第一生成装置4包括第一输出S31和第二输出S32以及连接到电源端子2的第一输入E31和第二输入E32。
设备还包括第二生成装置5、终端级7和第一电流源级6，第二生成装置5包括：输入E5和输出S5，终端级7包括输入E7和输出S7，第一电流源级6包括输入E6和输出S6。下文中将更详细地描述其相应连接和特性。
调节器3连接在电源端子2与微处理器1之间，使得向微处理器递送经调节的电压Vdd，在此为例如2.5伏特的电压。
微处理器1消耗电流Ivdd，其值取决于微处理器1执行的操作。
在本示例中，调节器3包括在第二生成装置5的输入E5处递送等于消耗电流Ivdd的第一部分的辅助电流Iaux的第一生成装置4(在此为第一电流镜)。在本示例中，电流镜的复制因子等于1/100，换言之，其递送等于消耗电流Ivdd的百分之一的模块辅助电流Iaux(第一部分等于1/100)。
第一电流镜常规地包括经由其栅极耦合在一起的两个晶体管41和42。
第一晶体管41(例如PMOS晶体管)被配置为二极管。其源极S41(其形成第一生成装置的第一输入E31)连接到第一电源端子，并且其漏极D41(其形成第一生成装置的第一输出S31)连接到模块1。
第二晶体管42(例如PMOS晶体管的源极S42(其形成第一生成装置4的第二输入E32)连接到电源端子2，并且其漏极D42(其形成第一生成装置的第二输出S32)连接到第二生成装置5的输入E5。
为了获取消耗电流Ivdd的第一部分，可以选择其沟道的宽度W42与长度L42之比W42/L42为第一晶体管41的沟道的宽度W41与长度L41之比W41/L41的1/100的第二PMOS晶体管。
替选解决方案可以是，以如下方式具有并联连接的多个第一晶体管41以及与第一晶体管41相同并且串联连接的一个或多个第二晶体管42：该方式使得第一晶体管的数目为第二晶体管的数目的100倍。
在本示例中，第二生成装置5包括复制因子等于1的第二电流镜，第二电流镜常规地包括通过其栅极G51和G52耦合在一起的两个相同的晶体管51和52(例如NMOS晶体管)。
第一NMOS晶体管51被配置为二极管。其漏极D51(其形成第二生成装置5的输入E5)连接到第一电流镜的第二PMOS晶体管42的漏极D42，并且其源极S51连接到接地GND。
第二NMOS晶体管52的源极S52连接到接地，并且其漏极D52(其形成第二生成装置5的输出S5)连接到终端级7的输入E7和第一级6的输出S6。
因此，第二生成装置在输入E5处接收模块辅助电流Iaux并且在输出S5处复制该相同的模块辅助电流Iaux。
第一级6在此包括连接在电源端子2与终端级的输入E7之间的主电流源61。
这一主电流源61被配置用于向终端级5的输入E7递送在此等于参考电流Iset的第二部分的主电流Ip。
第一部分在此被选择为等于第二部分。因此，在其中模块辅助电流Iaux等于的本示例中，主电流Ip等于
参考电流Iset被选择为高于模块电流的最大值Ivdd。
这一最大值例如在集成电路的设计期间在将模块1的可预见的活动考虑在内的情况下通过仿真来确定。
由于参考电流Iset高于最大模块电流的最大值，所以主电流Ip高于模块辅助电流Iaux的最大值。
主电流源61还可以包括被设计成接收控制信号SC的控制输入62，控制信号SC允许从值的预定集合中选择第二部分。
例如，值的集合可以是并且所递送的主电流Ip因此可以等于或等。
由于第一级6递送等于的主电流Ip，所以终端级7在其输入E7处接收等于的正的中间电流Iint。
终端级7在本示例中包括其复制因子等于第一部分的倒数的第三电流镜。在本示例中，第三电流镜的复制因子因此等于101。
第三电流镜常规地包括经由其栅极G71和G72耦合在一起的第三和第四晶体管71和72，例如在此为NMOS晶体管。
第三NMOS晶体管71被配置为二极管。其源极S71连接至接地，并且其漏极D71(其形成终端级的输入E7)连接至第二生成装置的输出S5以及第一级的输出S6。
第四NMOS晶体管72的源极S72连接至接地，并且其漏极D72连接至电源端子2。
为了获取等于101的乘积因子，可以选择第四NMOS晶体管72，使其沟道的宽度W72与长度L72之比W72/L72为第三晶体管71的沟道的宽度W71与长度L71之比W71/L71的101倍。
替选解决方案可以是，以如下方式具有并联连接的一个或多个第三晶体管71以及与第三晶体管71相同的并且并联连接的多个第四晶体管72：该方式使得第四晶体管的数目为第三晶体管的数目的101倍。
因此，终端级生成等于中间电流Iint的101倍的电流Iterm，在此电流
在操作中，因此配置的设备DIS消耗：
–第一电流Ivdd，
–模块辅助电流
–主电流以及
–端子电流Iterm＝101*(Ip-Iaux)。
由电源消耗的电流Ivcc因此等于这些电流之和，即1.02*Iset，并且因此不取决于模块电流Ivdd而仅取决于参考电流Iset，参考电流恒定并且高于模块电流的最大值。
图2图示本实用新型的第二实施例。在本实施例中，诸如先前描述的设备DIS以如下方式被修改：该方式使得终端级的第三NMOS晶体管71不再被配置为二极管。
在第二生成装置5与终端级7之间添加了运算放大器8。
其非反相输入连接到终端级的输入E7，并且其反相输入连接到第一和第二NMOS晶体管51和52的相互耦合的栅极G51和G52，换言之，连接到第二生成装置5的第一输入E5，这是因为第一NMOS晶体管51被配置为二极管。
放大器8的输出连接到第三NMOS晶体管71和第四NMOS晶体管72的相互耦合的栅极G71和G72。
因此通过以均衡第一和第二NMOS晶体管51和52的漏极D51和D52的电势的方式驱动第三NMOS晶体管71的栅极G71，运算放大器允许在终端级的输入E7处获得精确地等于主电流Ip与模块辅助电流Iaux之差的中间电流Iint，并且这即使在模块辅助电流Iaux的值接近主电流Ip的情况下仍然成立。
根据图3中图示的另一实施例，设备DIS还可以包括耦合到第一生成装置4的第二输出S32的第一共源共栅级9以及耦合到终端级的输出S7的第二共源共栅级10。
第一共源共栅级9包括第三PMOS晶体管91，第三PMOS晶体管91的源极S91连接至第一生成装置的第二输出S32并且其漏极D91耦合到第二生成装置5的输入E5。
第一共源共栅级9还包括第二运算放大器92，第二运算放大器92的非反相输入耦合到第一生成装置4的第一输出S31并且其非反相输入耦合到第一生成装置4的第二输出S32。第二运算放大器92的输出耦合到第三PMOS晶体管91的栅极G91。
因此，第一共源共栅级9允许均衡第一生成装置的第一和第二输出S32和S32处的电压，这有利于在电流Ivdd与辅助电流之间获取为1/100的期望比率。
第二共源共栅级10包括第四PMOS晶体管101，第四PMOS晶体管101的源极S101连接至第一电源端子2并且其漏极D101连接至终端级的输出S7。
第二共源共栅级10还包括第三运算放大器102，第三运算放大器102的非反相输入连接至终端级的输出S7并且其反相输入连接至终端级的输入E7。放大器的输出连接至第四PMOS晶体管101的栅极G101。
因此，第二共源共栅级10允许均衡终端级的输入E7和输出S7处的电压，这有利于在中间电流Iint与端子电流Iterm之间获取为101的期望比率。
两个共源共栅级9和10因此允许改善分别由第一生成装置4和终端级7执行的电流复制操作的精度。
图4图示本实用新型的一个实施例，其中第一级6关于先前描述的并且由图1图示的设备DIS被修改。
在本实施例中，除了递送参考电流Iset的第二部分的主电流源61之外，第一级还包括递送第一附加电流I1的第一附加电流源63和递送第二附加电流I2的第二附加电流源64。
三个电流源61、63和64被并联配置在电源端子2与第一级6的输出S6之间，并且第一和第二附加源63和64还独立于主电流源61可激活。
当两个附加电流源63和64被激活时，由第一级6递送的级电流Istage因此为等于第一附加电流I1和第二附加电流I2的主电流Ip之和的电流。
由电源消耗的总电流Ivcc因此为Ivcc＝1,02*Iset+102*I1+102*I2。
由于第一和第二附加电流源63和64可以独立地激活，所以由电源消耗的电流Ivcc可以从以下值的集合中连续地得到各个值：
Ivcc＝1.02*Iset+102*I1+102*I2，
Ivcc＝1.02*Iset+102*I1，
Ivcc＝1.02*Iset+102*I2，
Ivcc＝1.02*Iset。
因此，模块电流的变化的检测甚至更难通过基于功耗的分析(SPA)的攻击来检测。
应当注意，第一级的这一修改与图2和图3中图示的实施例兼容。在此出于简化的目的仅使用图1中图示的实施例来呈现。
根据图5中图示的一个变型，还能够在第一级的输出S6处添加电容噪声生成器。
例如，在此，电容噪声生成器11可以包括电容器110、逆变器111和控制装置112。
第一电容器经由第一端子连接至第一级的输出S6，并且经由第二端子连接至逆变器111。逆变器111在电源端子2与接地GND之间被供电。控制装置112连接至逆变器111，以取决于逆变器的输出来对电容器110充电或放电。
本实施例还与图1、图2、图3和图4中的实施例兼容。
根据本实用新型的一个变型，设备可以包括若干模块。
例如，在图6图示的实施例中，设备DIS包括消耗第二模块电流Ivdd2的第二模块12(例如第二微处理器)以及耦合在电源端子2与第二模块之间的第二调节器13(其包括第一生成装置14)。
第一生成装置14因此递送等于第二生成装置5的输入E5处的第二模块电流Ivdd2的第一部分的第二模块辅助电流Iaux2。在本示例中，
因此，第二生成装置5在其输入E5处接收等于模块辅助电流Iaux和Iaux2之和的次电流Isec。
主电流Ip在本示例中稍微高于次电流Isec的最大值。
本实施例与先前描述的并且由图1到5图示的所有实施例兼容。
应当注意，虽然已经描述了其中电流调节器3和13包括第一生成装置4和14的实施例，然而可以较好地构思其中调节器3和13从第一生成装置4和14分离的实施例。
另外，调节器并非是必须的。实际上，每个模块可以经由电流镜由电源电压Vcc来供电。
另外，虽然描述了在第一级6的输出S6处的电容噪声的高效注入，也可以在其他节点处注入电容噪声，例如在第二生成装置5的输入E5处，或者在运算放大器8的输出处。

Claims (13)

1.一种电子设备，其特征在于，包括：
-电源端子(2)，
-至少一个模块(1，12)，连接到所述电源端子(2)并且被配置用于消耗模块电流(Ivdd)，
-第一生成装置(4)，连接到所述电源端子(2)并且被配置用于针对每个模块(1，12)生成等于对应模块电流(Ivdd)的第一部分的模块辅助电流(Iaux)，
-第一级(6)，连接到所述电源端子(2)并且包括被配置用于供应高于每个模块辅助电流(Ivdd，Ivdd2)的最大值之和的主电流(Ip)的至少一个主电流源(61)，所述第一级(6)被配置用于递送至少等于所述主电流(Ip)的级电流(Istage)，
-第二生成装置(5)，被配置用于生成等于所述级电流与等于每个模块辅助电流(Iaux，Iaux2)之和的次电流(Isec)之差的中间电流，
-终端级(7)，连接到所述电源端子(2)并且被配置用于将所述中间电流乘以等于所述第一部分的倒数加上1的乘积因子。
2.根据权利要求1所述的设备，其特征在于，所述主电流等于参考电流(Iset)的第二部分，并且所述第一部分等于所述第二部分。
3.根据权利要求2所述的设备，其特征在于，所述主电流源(61)包括被设计成接收控制信号的控制输入(62)，所述控制信号允许从值的集合选择所述第二部分的值。
4.根据权利要求1到3中的任一项所述的设备，其特征在于，
-所述第一生成装置(4)针对每个模块包括复制因子等于所述第一部分的第一电流镜，所述第一电流镜具有递送对应模块电流(Ivdd)的第一输出(S31)以及递送对应模块辅助电流(Iaux，Iaux2)的第二输出(S32)，
-所述第二生成装置(5)包括复制因子等于1的第二电流镜，以及
-所述第一电流镜的所述第二输出(S32)连接到所述第二电流镜的输入(E5)并且所述第二电流镜的输出(S5)连接到所述第一级的输出(S6)。
5.根据权利要求4所述的设备，其特征在于，所述终端级(7)包括复制因子等于所述乘积因子的电流复制装置，所述电流复制装置的输入(E7)连接到所述第二生成装置(5)的输出(S5)并且所述电流复制装置的输出(S7)连接到所述电源端子(2)。
6.根据权利要求5所述的设备，其特征在于，所述终端级(7)包括连接到所述第二电流镜的所述输出(S5)的第一MOS晶体管(71)以及连接在所述电源端子(2)与接地(GND)之间的至少第二MOS晶体管(72)，所述MOS晶体管(71，72)的栅极(G71，G72)连接在一起，并且所述设备(DIS)还包括中间运算放大器(8)，所述中间运算放大器(8)的非反相输入连接到所述第二电流镜的输出(S5)，所述中间运算放大器(8)的反相输入连接到所述第二电流镜的输入(E5)，所述中间运算放大器(8)的输出连接到所述MOS晶体管的栅极(G71，G72)。
7.根据权利要求4所述的设备，其特征在于，
-所述第一生成装置(3)针对每个模块(1，12)包括连接在对应的第一电流镜的第二输出(S32)与所述第二电流镜的输入(E5)之间的第一共源共栅级(9)，所述第一共源共栅级(9)包括第一PMOS晶体管(91)和第一运算放大器(92)，所述第一运算放大器(92)的非反相输入连接在所述电源端子(2)与对应模块(1，12)之间，所述第一运算放大器(92)的反相输入连接到所述第一PMOS晶体管(91)的源极(S91)，所述第一运算放大器(92)的输出连接到所述第一PMOS晶体管(91)的栅极(G91)，以及
-所述设备(DIS)还包括连接在所述终端级(7)的输出(S7)与所述电源端子(2)之间的第二共源共栅级(10)，所述第二共源共栅级(10)包括第二PMOS晶体管(101)和第二运算放大器(102)，所述第二运算放大器(102)的非反相输入连接在所述终端级的输出 (S7)与所述第二PMOS晶体管(101)之间，所述第二运算放大器(102)的反相输入连接到所述终端级(7)的输入(E7)，并且所述第二运算放大器(102)的输出连接到所述第二PMOS晶体管(101)的栅极(G101)。
8.根据权利要求1到3中的任一项所述的设备，其特征在于，所述第一级(6)包括独立于所述主电流源(61)可激活的至少一个附加电流源(63，64)，所有电流源(61，63，64)的输出连接到所述第一级(6)的输出(S6)。
9.根据权利要求1到3中的任一项所述的设备，其特征在于，还包括电容噪声生成器(11)。
10.根据权利要求1到3中的任一项所述的设备，其特征在于，包括连接在所述电源端子(2)与所述至少一个模块(1，12)之间的至少一个调节器(3，13)，所述至少一个调节器(3，13)被配置用于向所述至少一个模块(1，12)递送经调节的电压(Vdd，Vdd2)。
11.根据权利要求10所述的设备，其特征在于，所述至少一个调节器包括所述第一生成装置。
12.根据权利要求1到3中的任一项所述的设备，其特征在于，包括若干模块(1，12)，并且其中所述第一生成装置包括分别连接到所述模块(1，12)以递送相应模块电流(Ivdd，Ivdd2)的若干第一输出(S31)以及一起连接到所述第二生成装置(5)的输入(E5)以递送所述次电流Isec的若干第二输出(S32)。
13.根据权利要求1到3中的任一项所述的设备，其特征在于，所述设备是以集成方式制造的。
CN201620363279.4U 2015-10-01 2016-04-26 电子设备 Withdrawn - After Issue CN205788193U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1559354A FR3042066B1 (fr) 2015-10-01 2015-10-01 Procede de lissage d'un courant consomme par un circuit integre et dispositif correspondant
FR1559354 2015-10-01

Publications (1)

Publication Number Publication Date
CN205788193U true CN205788193U (zh) 2016-12-07

Family

ID=55299595

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201620363279.4U Withdrawn - After Issue CN205788193U (zh) 2015-10-01 2016-04-26 电子设备
CN201811553901.8A Active CN109656305B (zh) 2015-10-01 2016-04-26 用于平滑由集成电路和对应的设备消耗的电流的方法
CN201610267137.2A Active CN106560757B (zh) 2015-10-01 2016-04-26 用于平滑由集成电路和对应的设备消耗的电流的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201811553901.8A Active CN109656305B (zh) 2015-10-01 2016-04-26 用于平滑由集成电路和对应的设备消耗的电流的方法
CN201610267137.2A Active CN106560757B (zh) 2015-10-01 2016-04-26 用于平滑由集成电路和对应的设备消耗的电流的方法

Country Status (4)

Country Link
US (2) US9678525B2 (zh)
CN (3) CN205788193U (zh)
DE (1) DE102016106800A1 (zh)
FR (1) FR3042066B1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560757A (zh) * 2015-10-01 2017-04-12 意法半导体(鲁塞)公司 用于平滑由集成电路和对应的设备消耗的电流的方法
US20220066494A1 (en) * 2020-08-25 2022-03-03 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
US11698651B2 (en) 2020-08-25 2023-07-11 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
US11768512B2 (en) 2019-12-12 2023-09-26 Stmicroelectronics (Rousset) Sas Method of smoothing a current consumed by an integrated circuit, and corresponding device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114089804B (zh) * 2020-08-25 2023-05-23 意法半导体(鲁塞)公司 用于电子电路供电的设备和方法
FR3117232B1 (fr) 2020-12-08 2024-02-23 St Microelectronics Sa Brouillage de la signature en courant d'un circuit intégré

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638869B1 (fr) 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
WO1999066452A1 (de) * 1998-06-12 1999-12-23 Kreft Hans Diedrich Chipkarte mit elektronischer sicherheitsschaltung
US6107868A (en) * 1998-08-11 2000-08-22 Analog Devices, Inc. Temperature, supply and process-insensitive CMOS reference structures
FR2793904B1 (fr) 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
JP2002149251A (ja) * 2000-11-07 2002-05-24 Seiko Epson Corp 半導体集積回路
GB0221240D0 (en) * 2002-09-13 2002-10-23 Koninkl Philips Electronics Nv Current source for cryptographic processor
FR2844896A1 (fr) * 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
FR2857804B1 (fr) * 2003-07-17 2006-05-26 Atmel Corp Procede et appareil pour lisser la consommation de courant d ans un circuit integre
US6963188B2 (en) * 2004-04-06 2005-11-08 Atmel Corporation On-chip power supply interface with load-independent current demand
KR100596978B1 (ko) * 2004-11-15 2006-07-05 삼성전자주식회사 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
US8482266B2 (en) * 2011-01-25 2013-07-09 Freescale Semiconductor, Inc. Voltage regulation circuitry and related operating methods
US8334705B1 (en) * 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US8536934B1 (en) * 2012-02-23 2013-09-17 Texas Instruments Incorporated Linear voltage regulator generating sub-reference output voltages
US9081404B2 (en) * 2012-04-13 2015-07-14 Infineon Technologies Austria Ag Voltage regulator having input stage and current mirror
CN102664520A (zh) * 2012-05-10 2012-09-12 东南大学 一种低电流失配的锁相环电荷泵电路
US9104222B2 (en) * 2012-08-24 2015-08-11 Freescale Semiconductor, Inc. Low dropout voltage regulator with a floating voltage reference
FR3007857B1 (fr) * 2013-06-26 2018-11-16 Stmicroelectronics (Rousset) Sas Regulateur pour circuit integre
CN107741754B (zh) * 2014-01-02 2020-06-09 意法半导体研发(深圳)有限公司 用于内部电源的具有改善的负载瞬态性能的ldo调节器
FR3042066B1 (fr) * 2015-10-01 2017-10-27 Stmicroelectronics Rousset Procede de lissage d'un courant consomme par un circuit integre et dispositif correspondant

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106560757A (zh) * 2015-10-01 2017-04-12 意法半导体(鲁塞)公司 用于平滑由集成电路和对应的设备消耗的电流的方法
CN106560757B (zh) * 2015-10-01 2019-01-11 意法半导体(鲁塞)公司 用于平滑由集成电路和对应的设备消耗的电流的方法
US11768512B2 (en) 2019-12-12 2023-09-26 Stmicroelectronics (Rousset) Sas Method of smoothing a current consumed by an integrated circuit, and corresponding device
US20220066494A1 (en) * 2020-08-25 2022-03-03 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
US11698651B2 (en) 2020-08-25 2023-07-11 Stmicroelectronics (Rousset) Sas Device and method for electronic circuit power
US11829178B2 (en) * 2020-08-25 2023-11-28 Stmicroelectronics (Rousset) Sas Device and method for protecting confidential data in an electronic circuit powered by a power supply

Also Published As

Publication number Publication date
FR3042066A1 (fr) 2017-04-07
DE102016106800A1 (de) 2017-04-06
CN106560757B (zh) 2019-01-11
US20170192448A1 (en) 2017-07-06
US9678525B2 (en) 2017-06-13
US20170097653A1 (en) 2017-04-06
CN106560757A (zh) 2017-04-12
CN109656305A (zh) 2019-04-19
CN109656305B (zh) 2020-11-24
US10054973B2 (en) 2018-08-21
FR3042066B1 (fr) 2017-10-27

Similar Documents

Publication Publication Date Title
CN205788193U (zh) 电子设备
US9787171B2 (en) Regulator for integrated circuit
US20110134674A1 (en) Active rectifier and method for energy harvesting power management circuit
WO2016120150A1 (en) Low dropout regulator circuit and method for controlling a voltage of a low dropout regulator circuit
EP2546724A2 (en) Device and method for charging a master device using a detachable device
JP2009053783A (ja) オーバーシュート抑制回路および該オーバーシュート抑制回路を用いた電圧レギュレータならびに電子機器
US20210181778A1 (en) Method of smoothing a current consumed by an integrated circuit, and corresponding device
US9966757B2 (en) Over-voltage protection circuit and electronic device
US9772647B2 (en) Powering of a charge with a floating node
US10298119B2 (en) Scalable protection voltage generation
KR101528306B1 (ko) 휴대용 기기
US10615790B1 (en) Transistor body control
US9935560B2 (en) Electronic device with a maintain power signature (MPS) device and associated methods
US20140240884A1 (en) Over current protection circuit
CN105408834A (zh) 电路中的电力管理
ATE420486T1 (de) Abschaltvorrichtung für ladungspumpeschaltung
CN105004900B (zh) 电源电压监视电路及具有该电源电压监视电路的电子电路
US20130343109A1 (en) Floating bias generator
US9939835B2 (en) Reference potential generation circuit
CN108227811A (zh) 电压异常检测电路和半导体装置
MX2016010157A (es) Circuito de sensor magnetico integrado y conjunto de motor.
US7466117B2 (en) Multi-function voltage regulator
CN204465507U (zh) 用于压电集成电路iepe传感器的差分输入缓冲电路
CN107850912A (zh) 毫伏功率采集fet控制器
CN103973104B (zh) 电荷泵电路及相关的控制方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20161207

Effective date of abandoning: 20190111

AV01 Patent right actively abandoned

Granted publication date: 20161207

Effective date of abandoning: 20190111