CN205665343U - 一种用于电性测试设备的电路结构 - Google Patents

Abstract

一种用于电性测试设备的电路结构，本实用新型涉及电性测量技术领域，其旨在解决现有技术存在大量系统噪声，不能同时对多个时钟进行短路检测，缺乏合理检测逻辑且其通用性低下等技术问题。本实用新型主要包括依次连接的占空比控制电源、噪声降低型隔离器和短路保护信号检测电路；与短路保护信号检测电路连接的占空比差检测电路；短路保护信号检测电路还连接有单稳态触发电路，单稳态触发电路控制噪声降低型隔离器的输出电压；占空比差检测电路接收第一正交时钟信号和第二正交时钟信号，第一正交时钟信号和第二正交时钟信号为电性测试对象的输出时钟信号。本实用新型用于多时钟检测。

Description

一种用于电性测试设备的电路结构

技术领域

本实用新型涉及电性测量技术领域，具体涉及一种用于电性测试设备的电路结构。

背景技术

目前，对电性待测装置的逻辑时序或时钟时序测量过程中，存在多种系统噪声；在电源端，由于在进行各种电性测试之前，该装置的电特性是不明的，一般均会采用隔离器来用于保护电源，现有技术采用电容电感滤波，虽然对隔离器产生的抖动有所消除，但是引入电容电感的同时会引入EMI噪声，如果频率接近，会进一步使得隔离器输出发生一定的畸变，从而引入系统噪声，这将对检测结果产生质的影响；然而，在高频时钟检测，使用光耦器件将严重限制检测电路的额定工作频率，随之是其通用性。时钟(非直流)短路，一定时间长度内其时序谱上存在连续恒定的电平值；所以只要其输出时钟在一定时间长度内一直变化并且最大幅值不长时间超过短路幅值就没有短路。现有的短路保护电路对电性待测装置不具有通用性，而且只能对一种时钟检测，而处理器、逻辑电路等时钟发生装置有多个不同的时钟发生端，造成检测效率低下。

发明内容

针对上述现有技术，本实用新型目的在于提供一种用于电性测试设备的电路结构，其旨在解决现有技术存在大量系统噪声，不能同时对多个时钟进行短路检测，缺乏合理检测逻辑且其通用性低下等技术问题。

为达到上述目的，本实用新型采用的技术方案如下：

一种用于电性测试设备的电路结构，包括依次连接的占空比控制电源、噪声降低型隔离器和短路保护信号检测电路；与短路保护信号检测电路连接的占空比差检测电路；短路保护信号检测电路还连接有单稳态触发电路，单稳态触发电路控制噪声降低型隔离器的输出电压；占空比差检测电路接收第一正交时钟信号和第二正交时钟信号，第一正交时钟信号和第二正交时钟信号为电性测试对象的输出时钟。

上述方案中，所述的占空比控制电源，包括第一电源；脉宽控制器，连接第一电源；第一场效应管，其栅极连接脉宽控制器且漏极通过第一电阻连接至脉宽控制器；第一三极管，其发射极连接第一场效应管的源极、集电极连接脉宽控制器且基极通过第二电阻连接至脉宽控制器；第三电阻，其一端接地且另一端连接第一三极管的基极；第一电阻还通过第一电容连接第三电阻的接地一端；第二场效应管，其栅极连接脉宽控制器的输出端且源极通过第四电阻接地；第一二极管，其低电端连接第二场效应管的漏极且高电端接地；第二电容，其一端连接第二场效应管的漏极且另一端接地；第二二极管，其低电端连接第二场效应管的源极且高电端接地。针对电源进行脉宽控制，由分立元件组成的脉宽调制的脉冲占空比限制电路，可将占空比限制在合理的范围之内；例如针对具有变压器的反激电源，只要是变压器储存的能量能够放掉，磁芯就能有效复位，这样输入高压并且短路输出时不至于引起变压器饱和而损坏电源；在反激电源的输入高压并且输出短路时，有效地把最大占空比限制在合理的范围之内，使得变压器不至于饱和，从而对电源起到很好的保护作用；增加通用性。

上述方案中，所述的噪声降低型隔离器，包括第二电源；变压器，其一次绕组连接第二电源和占空比控制电源；第二三极管，其集电极连接变压器的二次绕组；第三三极管，其集电极连接变压器的二次绕组；第四三极管，其集电极连接第三三极管的发射极；第五三极管，其发射极连接第二三极管的发射极且集电极连接第四三极管的发射极；施密特触发器，其输入端连接第四三极管的集电极和第五三极管的发射极且输出端作为低噪电源端；第五电阻，其一端连接变压器的二次绕组且另一端连接第四三极管的发射极；第六电阻，其一端连接变压器的二次绕组且另一端连接第四三极管的发射极；第二三极管、第三三极管、第四三极管和第五三极管均连接脉冲自适应电路。提供了一种完全没有电容电感的自适应电源信号波形的滤波降噪电路。

上述方案中，所述的脉冲自适应电路，包括第三电源；第七电阻、第八电阻构成第一分压器，第一分压器连接第三电源；第九电阻、第十电阻构成第二分压器，第二分压器连接第一分压器并接地；第一比较器，其输入端连接第一分压器和施密特触发器的输入端；第二比较器，其输入端连接第二分压器和施密特触发器的输入端；RS触发器，其S端连接第一比较器的输出端且R端连接第二比较器的输出端；单稳态触发器，其输入端连接RS触发器的输出端；第一分压器连接第四三极管的发射极和第五三极管的集电极；单稳态触发器的高电输出端Q连接第二三极管的基极和第三三极管的基极且其低电输出端～Q连接第四三极管的基极和第五三极管的基极。

上述方案中，所述的脉冲自适应电路，第一分压器通过开关三极管连接第三电源，开关三极管的基极通过第一反相器连接单稳态触发电路。单稳态触发电路提供用于断路的反馈信号，当下位电路反馈信号指示出电性负载时钟信号存在短路时，将电源断开。

上述方案中，所述的占空比差检测电路，包括第六三极管，其基极接收第一正交时钟信号；第七三极管，其基极接收第一正交时钟信号；第二反相器，其输入端接收第二正交时钟信号；第八三极管，其基极连接第二反相器的输出端；第九三极管，其基极连接第二反相器的输出端；第一负载电阻，其一端连接噪声降低型隔离器的输出端且另一端连接第六三极管的集电极和第七三极管的集电极；第二负载电阻，其一端连接噪声降低型隔离器的输出端且另一端连接第八三极管的集电极和第九三极管的集电极；第一电流源，连接第六三极管的发射极和第七三极管的发射极；第二电流源，连接第八三极管的发射极和第九三极管的发射极；放大器，其输入端连接第一负载电阻电压相对较低的一端和第二负载电阻电压相对较低的一端。提供了一种时钟信号作差的电路结构，获得一个组合占空比的差信号，只需检测差信号是否存在短路，就能同时检测到电性负载时钟是否存在短路。

上述方案中，所述的短路保护信号检测电路，包括与门，其输入端连接占空比差检测电路的输出端；第十三极管，其基极连接与门的输出端；第三负载电阻，其一端连接噪声降低型隔离器的输出端且另一端连接第十三极管的集电极；第三比较器，其低电极连接第十三极管的发射极且高电极连接有参考电压；与非门，其输入端连接第十三极管的发射极；第三电容，其一端连接与非门的输入端且另一端连接第三比较器的输出端；第三二极管，其高电极连接至与非门的输入端且低电极接地。

上述方案中，所述的第十三极管，还连接有补偿电路；补偿电路包括第四二极管，其低电极连接第十三极管的集电极且高电极接地；第五二极管，其低电极连接第十三极管的发射极且高电极接地；第四电容，其一端接地且另一端连接第十三极管的发射极。补偿电路用于泄放寄生电容，减小抖动并保证输出稳定性。

与现有技术相比，本实用新型的有益效果：提供了无电容电感的电源端滤波，显著降低了系统误差，提供高可靠性和通用性；实质提升时钟检测效率。

附图说明

图1为本实用新型的模块图；

图2为本实用新型的电源部分电路具体实施原理图；

图3为本实用新型的检测部分电路具体实施原理图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

下面结合附图对本实用新型做进一步说明：

实施例1

图1为本实用新型的模块图，包括依次连接的占空比控制电源、噪声降低型隔离器和短路保护信号检测电路；与短路保护信号检测电路连接的占空比差检测电路；短路保护信号检测电路还连接有单稳态触发电路，单稳态触发电路控制噪声降低型隔离器的输出电压；占空比差检测电路接收第一正交时钟信号CLOCK1和第二正交时钟信号CLOCK2，第一正交时钟信号CLOCK1和第二正交时钟信号CLOCK2为电性测试对象的输出时钟，电性测试对象选为处理器或单片机或具有输出时钟的FPGA，EN为同步使能信号，短路保护信号检测电路输出故障时钟HITCH1为检测到有短路信号时的输出时钟，由单稳态触发电路判断后输出断路信号CUTCLK至噪声降低型隔离器；当没有出现短路时钟时，短路保护信号检测电路输出正常时钟SCLK，用于进一步时序检测；单稳态触发电路包括芯片NE555和运算放大器CH3130。

实施例2

图2为本实用新型的电源部分电路具体实施原理图，占空比控制电源，可选用成本低廉的3842系列作为脉宽控制器，主要用于在高电压输入而且输出短路时保护电源不至于损坏。一旦输出短路则不再有反馈输入至脉宽控制器时，此时脉宽控制器处于最大占空比，磁芯就不能有效复位，磁芯不能复位，每工作一个周期都会变得比前一个周期更大，这样变压器T1在工作多个周期工作之后电流越来越大，最终必将导致变压器饱和，在变压器饱和后失控从而引起开关管的烧毁而损坏整个电源。本实用新型通过限制占空比，从而防止磁芯过度充能，以保护整个电源及其电路。

实施例3

基于实施例2，所述的噪声降低型隔离器，三极管Q4、三极管Q5、三极管Q6、三极管Q7作为自适应脉冲开关，通过其中的自适应电路完成脉冲尾部畸变斩波，其时间窗口由变压器输出脉冲自身长度决定。

实施例4

图3为本实用新型的检测部分电路具体实施原理图，短路保护信号检测电路，其中在输出端，短路故障时钟HITCH1，具有电性待测装置占空比差时序特征的正常时钟SCLK，分别各由场效应管Q9和场效应管Q14作为输出开关控制，场效应管Q9的栅极通过反相器U13连接至与非门U1A的输出端，场效应管Q14的栅极直接连接至与非门U1A的输出端，与非门U1A的输入端接入差信号CLOCK3的原因是取同步时钟窗口。对于非短路的差信号CLOCK3，比较器U7输出为常高，电容C4连接比较器U7的一端会被置正，其另一端被置负，二极管D3一直不会被导通，则与非门U1A输出端为常高，场效应管Q14导通，获得正常时钟SCLK，此时，场效应管Q9截止；对于短路的差信号CLOCK3，电容C4连接比较器U7的一端会被置负，其另一端被置高，场效应管Q9导通，单稳态触发电路发出断路信号CUTCLK后，低噪电源端VSOR没有输出，差信号CLOCK3被三极管Q8截止，之前电容C4中电荷被二极管D3释放，再由于与非门U1A的输入端没有接入用于同步时钟窗口的差信号时钟CLOCK3，正常时钟SCLK和短路故障时钟HITCH1最终都会归零。值得提出的是，该短路保护信号检测电路并不会将瞬间超过参考电压VREF的正常时钟信号判断为短路，因为电容C4为储荷工作状态，其电极性不会瞬间变化，减少误判。

硬件出现未知的异变，技术的进步只是选用标准的参考。但是出于改劣实用新型,或者成本考量,仅仅从实用性的技术方案选择。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何属于本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (8)

1.一种用于电性测试设备的电路结构，其特征在于，包括

依次连接的占空比控制电源、噪声降低型隔离器和短路保护信号检测电路；

与短路保护信号检测电路连接的占空比差检测电路；

短路保护信号检测电路还连接有单稳态触发电路，单稳态触发电路控制噪声降低型隔离器的输出电压；

占空比差检测电路接收第一正交时钟信号和第二正交时钟信号，第一正交时钟信号和第二正交时钟信号为电性测试对象的输出时钟信号。

2.根据权利要求1所述的一种用于电性测试设备的电路结构，其特征在于，所述的占空比控制电源，包括第一电源；

脉宽控制器U1，连接第一电源；

第一场效应管Q1，其栅极连接脉宽控制器U1且漏极通过第一电阻R1连接至脉宽控制器U1；

第一三极管Q2，其发射极连接第一场效应管Q1的源极、集电极连接脉宽控制器U1且基极通过第二电阻R2连接至脉宽控制器U1；

第三电阻R3，其一端接地且另一端连接第一三极管Q2的基极；

第一电阻R1还通过第一电容C1连接第三电阻R3的接地一端；

第二场效应管Q3，其栅极连接脉宽控制器U1的输出端且源极通过第四电阻R4接地；

第一二极管D1，其低电端连接第二场效应管Q3的漏极且高电端接地；

第二电容C2，其一端连接第二场效应管Q3的漏极且另一端接地；

第二二极管D2，其低电端连接第二场效应管Q3的源极且高电端接地。

3.根据权利要求1所述的一种用于电性测试设备的电路结构，其特征在于，所述的噪声降低型隔离器，包括第二电源；

变压器T1，其一次绕组连接第二电源和占空比控制电源；

第二三极管Q4，其集电极连接变压器T1的二次绕组；

第三三极管Q5，其集电极连接变压器T1的二次绕组；

第四三极管Q6，其集电极连接第三三极管Q5的发射极；

第五三极管Q7，其发射极连接第二三极管Q4的发射极且集电极连接第四三极管Q6的发射极；

施密特触发器UST，其输入端连接第四三极管Q6的集电极和第五三极管Q7的发射极且输出端作为低噪电源端VSOR；

第五电阻R7，其一端连接变压器T1的二次绕组且另一端连接第四三极管Q6的发射极；

第六电阻R8，其一端连接变压器T1的二次绕组且另一端连接第四三极管Q6的发射极；

第二三极管Q4、第三三极管Q5、第四三极管Q6和第五三极管Q7均连接脉冲自适应电路。

4.根据权利要求3所述的一种用于电性测试设备的电路结构，其特征在于，所述的脉冲自适应电路，包括第三电源；

第七电阻R9、第八电阻R10构成第一分压器，第一分压器连接第三电源；

第九电阻R11、第十电阻R12构成第二分压器，第二分压器连接第一分压器并接地；

第一比较器U3，其输入端连接第一分压器和施密特触发器UST的输入端；

第二比较器U4，其输入端连接第二分压器和施密特触发器UST的输入端；

RS触发器U8，其S端连接第一比较器U3的输出端且R端连接第二比较器U4的输出端；

单稳态触发器U6，其输入端连接RS触发器U8的输出端；

第一分压器连接第四三极管Q6的发射极和第五三极管Q7的集电极；

单稳态触发器U6的高电输出端Q连接第二三极管Q4的基极和第三三极管Q5的基极且其低电输出端～Q连接第四三极管Q6的基极和第五三极管Q7的基极。

5.根据权利要求4所述的一种用于电性测试设备的电路结构，其特征在于，所述的脉冲自适应电路，第一分压器通过开关三极管U2A连接第三电源，开关三极管U2A的基极通过第一反相器U5A连接单稳态触发电路。

6.根据权利要求1所述的一种用于电性测试设备的电路结构，其特征在于，所述的占空比差检测电路，包括

第六三极管Q10，其基极接收第一正交时钟信号；

第七三极管Q11，其基极接收第一正交时钟信号；

第二反相器U10，其输入端接收第二正交时钟信号；

第八三极管Q12，其基极连接第二反相器U10的输出端；

第九三极管Q13，其基极连接第二反相器U10的输出端；

第一负载电阻R15，其一端连接噪声降低型隔离器的输出端且另一端连接第六三极管Q10的集电极和第七三极管Q11的集电极；

第二负载电阻R16，其一端连接噪声降低型隔离器的输出端且另一端连接第八三极管Q12的集电极和第九三极管Q13的集电极；

第一电流源I1，连接第六三极管Q10的发射极和第七三极管Q11的发射极；

第二电流源I2，连接第八三极管Q12的发射极和第九三极管Q13的发射极；

放大器U9，其输入端连接第一负载电阻R15电压相对较低的一端和第二负载电阻R16电压相对较低的一端。

7.根据权利要求1所述的一种用于电性测试设备的电路结构，其特征在于，所述的短路保护信号检测电路，包括

与门U12，其输入端连接占空比差检测电路的输出端；

第十三极管Q8，其基极连接与门U12的输出端；

第三负载电阻R14，其一端连接噪声降低型隔离器的输出端且另一端连接第十三极管Q8的集电极；

第三比较器U7，其低电极连接第十三极管Q8的发射极且高电极连接有参考电压VREF；

与非门U1A，其输入端连接第十三极管Q8的发射极；

第三电容C4，其一端连接与非门U1A的输入端且另一端连接第三比较器U7的输出端；

第三二极管D3，其高电极连接至与非门U1A的输入端且低电极接地。

8.根据权利要求7所述的一种用于电性测试设备的电路结构，其特征在于，所述的第十三极管Q8，还连接有补偿电路；补偿电路包括

第四二极管D4，其低电极连接第十三极管Q8的集电极且高电极接地；

第五二极管D5，其低电极连接第十三极管Q8的发射极且高电极接地；

第四电容C3，其一端接地且另一端连接第十三极管Q8的发射极。