CN205657762U - 双摄像头图像解码传输装置 - Google Patents
双摄像头图像解码传输装置 Download PDFInfo
- Publication number
- CN205657762U CN205657762U CN201620366858.4U CN201620366858U CN205657762U CN 205657762 U CN205657762 U CN 205657762U CN 201620366858 U CN201620366858 U CN 201620366858U CN 205657762 U CN205657762 U CN 205657762U
- Authority
- CN
- China
- Prior art keywords
- iic
- dual camera
- chip
- transmitting device
- picture decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Studio Devices (AREA)
Abstract
一种双摄像头图像解码传输装置，包括双摄像头模组、双摄像头模组上的两个MIPI接口、与两个MIPI接口分别连接的两个MIPI电平转换芯片、与两个MIPI电平转换芯片均连接的FPGA芯片以及与FPGA芯片连接的USB3.0主控芯片。所述两个MIPI电平转换芯片之间为并联连接，所述USB3.0主控芯片具有一个能够与应用设备连接的USB3.0接口。本实用新型解决了双摄像头图像数据的传输问题，满足了图像分辨率更高和传输帧率更快的要求。
Description
技术领域
本实用新型涉及一种双摄像头图像解码传输装置，尤其是一种摄像头图像分辨率更高和传输帧率更快的双摄像头图像解码传输装置。
背景技术
双摄像头在电子产品上的应用越来越成为一种趋势。双摄像头能够满足图像分辨率更高和传输帧率更快、以及同时测试两个高像素和高帧率图像的需求。那么，如何实现双摄像头图像数据的传输问题，成为业界刻不容缓的问题。
实用新型内容
为了克服上述缺陷，本实用新型提供一种双摄像头图像解码传输装置，所述双摄像头图像解码传输装置能够解决双摄像头图像数据的传输问题，满足图像分辨率更高和传输帧率更快的要求。
本实用新型为了解决其技术问题所采用的技术方案是：一种双摄像头图像解码传输装置，包括双摄像头模组、双摄像头模组上的两个MIPI接口、与两个MIPI接口分别连接的两个MIPI电平转换芯片、与两个MIPI电平转换芯片均连接的FPGA芯片以及与FPGA芯片连接的USB3.0主控芯片，所述两个MIPI电平转换芯片之间为并联连接，所述USB3.0主控芯片具有一个能够与应用设备连接的USB3.0接口。
作为本实用新型的进一步改进，所述USB3.0主控芯片包括一个GPIF II接口，所述GPIF II接口通过编程程序配置成Slave FIFO双向端口，所述Slave FIFO双向端口与FPGA芯片连接。
作为本实用新型的进一步改进，还包括IIC选通器，所述USB3.0主控芯片包括一个IIC接口，所述IIC选通器连接至USB3.0主控芯片的IIC接口上，所述IIC选通器包括至少两个IIC输出端口，所述至少两个IIC输出端口分别与双摄像头模组上的两个IIC接口相连。
作为本实用新型的进一步改进，所述IIC选通器还包括第三个IIC输出端口，所述第三个IIC输出端口与数字电位计相连，数字电位计的输出通道与给双摄像头模组供电的电源电路相连接。
作为本实用新型的进一步改进，所述IIC选通器还包括第四个IIC输出端口，所述第四个IIC输出端口与其他IIC Slave设备连接。
作为本实用新型的进一步改进，所述FPGA芯片具有第一IO口，所述第一IO口与电源电路的使能端相连接。
作为本实用新型的进一步改进，所述FPGA芯片具有第二IO口，所述第二IO口与双摄像头模组相连接。
作为本实用新型的进一步改进，还包括DDR3外部存储器，所述FPGA芯片具有与DDR3外部存储器连接的第三IO口。
作为本实用新型的进一步改进，还包括一个具有第一SPI接口的第一SPI FLASH存储单元，所述FPGA芯片与第一SPIFLASH存储单元的第一SPI接口连接。
作为本实用新型的进一步改进，还包括一个具有第二SPI接口的第二SPI FLASH存储单元，所述USB3.0主控芯片与第二SPI FLASH存储单元的第二SPI接口连接。
本实用新型的有益效果是：本实用新型双摄像头图像解码传输装置使用两个MC20901作为MIPI信号接入FPGA芯片的转换芯片,这使得本实用新型可以同时接入两个MIPI摄像头，因为每个MIPI摄像头都具有一个MIPI时钟通道和1至四个数据通道，所以，本实用新型双摄像头图像解码传输装置能够同时解码和传输上述两个相同或不相同的具有1至四个数据通道的MIPI摄像头的图像数据，解决了双摄像头图像数据的传输问题，满足了图像分辨率更高和传输帧率更快的要求。
附图说明
图1为本实用新型双摄像头图像解码传输装置的原理框图。
对照以上附图，作如下补充说明：
1---双摄像头模组 2---MIPI电平转换芯片
3---FPGA芯片 4---USB3.0主控芯片
5---应用设备 6---IIC选通器
7---数字电位计 8---电源电路
9---DDR3存储器 10---第一SPI Flash存储单元
11---第二SPI Flash存储单元
具体实施方式
一种双摄像头图像解码传输装置，包括双摄像头模组1、双摄像头模组1上的两个MIPI接口11、与两个MIPI接口11分别连接的两个MIPI电平转换芯片2(如MC20901)、与两个MIPI电平转换芯片2均连接的FPGA芯片3(如XC6SLX45)以及与FPGA芯片3连接的USB3.0主控芯片4(如CYUSB3014)。所述两个MIPI电平转换芯片2之间为并联连接，所述USB3.0主控芯片4具有一个能够与应用设备5连接的USB3.0接口。
本实用新型双摄像头图像解码传输装置中的双摄像头模组1为两个摄像头。本实用新型使用两个MIPI电平转换芯片2作为将双摄像头模组1的MIPI信号接入FPGA芯片3的转换芯片。这使得本实用新型可以同时接入两个摄像头，因为每个摄像头都具有一个MIPI时钟通道和1至四个数据通道，从而本实用新型能够能够满足摄像头分辨率更高和传输帧率更快、以及同时测试两个高像素和高帧率摄像头的需求。
FPGA芯片3的作用是完成MIPI解码。MIPI信号的电平在传输的过程中是差分和单端分时传输的一种电平。FPGA芯片3的IO口并不能直接与MIPI接口相连。需要将所需的IO口配制成LVDS和CMOS电平后，与同样被转换成LVDS和CMOS电平后的MIPI信号相连。FPGA芯片3通过编程实现对MIPI协议包的解码，程序能够实时侦测接入本装置的MIPI数据通道的数目，能够同时实现两个1至4个数据通道的MIPI摄像头信号的解码，并在合适的条件下将解码后的图像数据传输到USB3.0主控芯片4的Slave FIFO端口上。
所述USB3.0主控芯片4包括一个GPIF II接口，所述GPIFII接口通过编程程序配置成Slave FIFO双向端口，所述SlaveFIFO双向端口与FPGA芯片3连接。通过编程程序将GPIF II接口配置成Slave FIFO双向端口为习知技艺，即，熟悉此项技艺的人员看到USB 3.0主控芯片4上的GPIF II接口，都会想到用编程的方法，把它配置成一个Slave FIFO双向端口，实现双向传输的目的。双向传输的具体过程为：USB3.0主控芯片4通过Slave FIFO端口采集FPGA芯片3发送过来的RAW格式的图像数据，再打包成USB3.0协议包通过USB3.0接口传输给应用设备5；USB3.0主控芯片4也通过USB3.0接口接收应用设备5发来的命令，解析后将需要FPGA芯片3执行的命令通过Slave FIFO端口发给FPGA芯片3。
本实用新型双摄像头图像解码传输装置，还包括IIC选通器6(如TCA9545)，所述USB3.0主控芯片4包括一个IIC接口，所述IIC选通器6连接至USB3.0主控芯片4的IIC接口上，所述IIC选通器6包括至少两个IIC输出端口，所述至少两个IIC输出端口分别与双摄像头模组1上的两个IIC接口相连。
具体实施方式中，IIC选通器6是一个具有四个IIC输出通道的TCA9545芯片，它本身也是一个IIC Slave设备。IIC选通器6的IIC输入端直接挂接在USB3.0主控芯片4的IIC接口上，作为一个IIC Slave设备接收USB3.0主控芯片4这个IIC Master发送的IIC读写命令，从而控制四个IIC输出端口中的某几个端口选通连接到IIC输入端口上。被选通的IIC输出端口才能将IIC Master发送的IIC读写命令传输给相连接的IIC Slave设备去执行。这四个IIC输出端口中的两个IIC输出端口分别连接在双摄像头模组1的两个IIC接口上。这样就使得本实用新型可以连接两个IIC Slave ID完全相同的摄像头，在执行IIC读写命令时也不会发生冲突。双摄像头模组1作为IIC Slave设备接收和执行IIC Master发送的IIC读写命令从而启动工作或转换工作状态。
所述IIC选通器6还包括第三个IIC输出端口，所述第三个IIC输出端口与数字电位计7(如AD5144A)相连，数字电位计7的输出通道与给双摄像头模组1供电的电源电路8(如SGM2032)相连接。所述数字电位计7设有四个输出通道，数字电位计7作为一个IIC Slave设备，接收USB3.0主控芯片4这个IIC Master发送的IIC读写命令来改变内部寄存器的数值，从而控制每个通道的输出阻抗值。数字电位计7的四个输出通道的可调电阻分别接入本实用新型中给双摄像头模组1供电的电源电路8，为不同的摄像头提供合适的电源电压值。
所述IIC选通器6还包括第四个IIC输出端口，所述第四个IIC输出端口与其他IIC Slave设备连接，以作备用。
所述FPGA芯片3具有第一IO口，所述第一IO口与电源电路8的使能端相连接。通过FPGA芯片3来使能电压输出。当使能被禁止时，LDO输出电压将为0V。在双摄像头模组1接入装置之前和完成测试工作之后，应用程序会发送命令将双摄像头模组1的各路电源电压调整为0V，确保双摄像头模组1在插拔的过程中是断电的。当使能允许时，LDO的输出电压值取决于接入其调整端的数字电位计7的阻抗值。本实用新型使用了八个这样的电源电路8，能为两个摄像头提供各自需要的四路工作电源。每路电源电压都可从0.8V到3.6V之间连续调节，每步调节精度可达到8mV。
所述FPGA芯片3具有第二IO口，所述第二IO口与双摄像头模组1相连接。所述FPGA芯片3通过第二IO口提供给双摄像头模组1需要的PWDN、RST、MCLK控制信号。
本实用新型双摄像头图像解码传输装置，还包括DDR3外部存储器9(如MT41J128M16)，所述FPGA芯片3具有与DDR3外部存储器9连接的第三IO口，从而可以在FPGA程序中使用DDR3控制器这个IP核来实现对外部DDR3存储器9的控制。FPGA芯片3可以将解码后的图像数据存储在DDR3外部存储器9中，在需要时从DDR3外部存储器9中读出。
本实用新型双摄像头图像解码传输装置，还包括一个具有第一SPI接口的第一SPI FLASH存储单元10(如W25Q64)，所述FPGA芯片3与第一SPI FLASH存储单元10的第一SPI接口连接。FPGA芯片3采用SPI加载方式加载程序，其程序代码存储在具有第一SPI接口的第一SPI Flash存储单元10中。
本实用新型双摄像头图像解码传输装置，还包括一个具有第二SPI接口的第二SPI FLASH存储单元11(如W25Q40)，所述USB3.0主控芯片4与第二SPI FLASH存储单元11的第二SPI接口连接。USB3.0主控芯片4采用SPI加载方式加载程序，其程序代码存储在具有第二SPI接口的第二SPI FLASH存储单元11中。
本实用新型双摄像头图像解码传输装置使用两个MC20901作为MIPI信号接入FPGA芯片3的转换芯片,这使得本实用新型可以同时接入两个MIPI摄像头，因为每个MIPI摄像头都具有一个MIPI时钟通道和1至四个数据通道，所以，本实用新型双摄像头图像解码传输装置能够同时解码和传输上述两个相同或不相同的具有1至四个数据通道的MIPI摄像头的图像数据，解决了双摄像头图像数据的传输问题，满足了图像分辨率更高和传输帧率更快的要求。
Claims (10)
1.一种双摄像头图像解码传输装置，其特征是：所述双摄像头图像解码传输装置包括双摄像头模组、双摄像头模组上的两个MIPI接口、与两个MIPI接口分别连接的两个MIPI电平转换芯片、与两个MIPI电平转换芯片均连接的FPGA芯片以及与FPGA芯片连接的USB3.0主控芯片，所述两个MIPI电平转换芯片之间为并联连接，所述USB3.0主控芯片具有一个能够与应用设备连接的USB3.0接口。
2.根据权利要求1所述的双摄像头图像解码传输装置，其特征是：所述USB3.0主控芯片包括一个GPIF II接口，所述GPIF II接口通过编程程序配置成Slave FIFO双向端口，所述Slave FIFO双向端口与FPGA芯片连接。
3.根据权利要求2所述的双摄像头图像解码传输装置，其特征是：还包括IIC选通器，所述USB3.0主控芯片包括一个IIC接口，所述IIC选通器连接至USB3.0主控芯片的IIC接口上，所述IIC选通器包括至少两个IIC输出端口，所述至少两个IIC输出端口分别与双摄像头模组上的两个IIC接口相连。
4.根据权利要求3所述的双摄像头图像解码传输装置，其特征是：所述IIC选通器还包括第三个IIC输出端口，所述第三个IIC输出端口与数字电位计相连，数字电位计的输出通道与给双摄像头模组供电的电源电路相连接。
5.根据权利要求4所述的双摄像头图像解码传输装置，其特征是：所述IIC选通器还包括第四个IIC输出端口，所述第四个IIC输出端口与其他IIC Slave设备连接。
6.根据权利要求4所述的双摄像头图像解码传输装置，其特征是：所述FPGA芯片具有第一IO口，所述第一IO口与电源电路的使能端相连接。
7.根据权利要求6所述的双摄像头图像解码传输装置，其特征是：所述FPGA芯片具有第二IO口，所述第二IO口与双摄像头模组相连接。
8.根据权利要求7所述的双摄像头图像解码传输装置，其特征是：还包括DDR3外部存储器，所述FPGA芯片具有与DDR3外部存储器连接的第三IO口。
9.根据权利要求8所述的双摄像头图像解码传输装置，其特征是：还包括一个具有第一SPI接口的第一SPI FLASH存储单元，所述FPGA芯片与第一SPI FLASH存储单元的第一SPI接口连接。
10.根据权利要求9所述的双摄像头图像解码传输装置，其特征是：还包括一个具有第二SPI接口的第二SPI FLASH存储单元，所述USB3.0主控芯片与第二SPI FLASH存储单元的第二SPI接口连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620366858.4U CN205657762U (zh) | 2016-04-27 | 2016-04-27 | 双摄像头图像解码传输装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620366858.4U CN205657762U (zh) | 2016-04-27 | 2016-04-27 | 双摄像头图像解码传输装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205657762U true CN205657762U (zh) | 2016-10-19 |
Family
ID=57400869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620366858.4U Active CN205657762U (zh) | 2016-04-27 | 2016-04-27 | 双摄像头图像解码传输装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205657762U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116381468A (zh) * | 2023-06-05 | 2023-07-04 | 浙江瑞测科技有限公司 | 一种单一图像采集卡支持多芯片并行测试的方法及装置 |
-
2016
- 2016-04-27 CN CN201620366858.4U patent/CN205657762U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116381468A (zh) * | 2023-06-05 | 2023-07-04 | 浙江瑞测科技有限公司 | 一种单一图像采集卡支持多芯片并行测试的方法及装置 |
| CN116381468B (zh) * | 2023-06-05 | 2023-08-22 | 浙江瑞测科技有限公司 | 一种单一图像采集卡支持多芯片并行测试的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105763782A (zh) | 双摄像头图像解码传输装置 | |
| CN110087037A (zh) | 一种集成摄像头的EtherCAT主站和工作方法 | |
| CN204130141U (zh) | Led显示屏异步控制卡 | |
| CN205657762U (zh) | 双摄像头图像解码传输装置 | |
| CN103702164A (zh) | 一种超高清信号中转装置及网络机顶盒 | |
| CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
| CN105118441A (zh) | 用于异步控制系统的led显示屏控制卡 | |
| CN106791308A (zh) | 一种支持多种通信协议的多功能高清数字相机 | |
| CN203675242U (zh) | 基于usb3.0接口的摄像头产品测试装置 | |
| CN207020958U (zh) | 一种烧录系统 | |
| TWI546676B (zh) | 主控電子裝置及其通訊方法 | |
| CN207440581U (zh) | 一种fpga通用开发板 | |
| CN205123850U (zh) | 连接器及所适用的图像采集系统 | |
| CN204929022U (zh) | 一种可回显高清视频信号的视频拼接处理器 | |
| Vido et al. | Automotive Vision Grabber: FPGA design, cameras and data transfer over PCIe | |
| CN207124684U (zh) | 一种双目机器视觉平台 | |
| CN207150756U (zh) | 一种mipi摄像头信号长距离传输系统 | |
| CN209299429U (zh) | 一种具有多接口的视频编码电路 | |
| CN103412845B (zh) | 一种串行总线系统 | |
| CN108269550A (zh) | 显示控制器、显示控制晶片及其运作方法 | |
| Yang et al. | Hardware system design of SD card reader and image processor on FPGA | |
| CN202488560U (zh) | 带有导星信号输出功能的天文摄像头 | |
| US20160335212A1 (en) | Device for switching between communication modes | |
| US20140337547A1 (en) | High speed data transmission structure | |
| CN207319229U (zh) | 简易rs232多功能串口扩展装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No.3, Taihong Road, Kunshan hi tech Industrial Development Zone, Suzhou City, Jiangsu Province Patentee after: Kunshan Qiuti Microelectronics Technology Co.,Ltd. Address before: No.3, Taihong Road, Kunshan hi tech Industrial Development Zone, Suzhou City, Jiangsu Province Patentee before: KUNSHAN Q TECHNOLOGY Co.,Ltd. |