CN205608174U - 一种基于复用方式的多频多通道数字化高频雷达接收机 - Google Patents

Abstract

本实用新型提供一种基于复用方式的多频多通道数字化高频雷达接收机，包括发射信号合成部分、接收部分、时钟部分和PC机；发射信号合成部分包括依次相连的数控振荡模块、数模转换模块和滤波器模块；接收部分包括依次相连的滤波器、模数转换模块、数字下变频模块、USB数据传输模块；时钟部分分别与发射信号合成部分的数控振荡模块、数模转换模块、接收部分的模数转换模块、数字下变频模块、USB数据传输模块相连。USB数据传输模块与PC机相连。本实用新型模拟电路少，数字下变频模块采用时分复用方式，有效节省了硬件资源，体积小，内部噪声小，通道一致性好，平台通用性强。

Description

一种基于复用方式的多频多通道数字化高频雷达接收机

技术领域

本实用新型涉及高频超视距雷达领域，尤其涉及一种基于复用方式的多频多通道数字化高频雷达接收机。

背景技术

传统的高频超视距雷达接收机基本上为模数混合型，模拟前端电路较多，设计比较复杂，随着现代电子技术的发展，接收机逐渐采用全数字化的设计模式，从而在通道一致性、平台通用性等方面提高了雷达的性能。为了提高探测性能，高频超视距雷达接收机常采用多个接收通道，如8通道接收机、16通道接收机，并且工作在多个频段。而对于每个接收通道的接收信号，经过数字化处理后，都需要进行后续的混频、滤波和抽取等处理过程，该过程即为数字下变频(DDC)处理。常见的多频多通道高频雷达数字接收机，其数字下变频采用每个通道单独使用一个下变频模块并行进行多通道下变频的方式。对于M个频段N个通道的接收机，则需要M*N个下变频模块，因此这种处理方式会增加硬件成本和复杂度，在利用专用芯片实现时增加了电路板的尺寸和复杂度，而使用FPGA方式实现时下变频中抽取滤波的实现需要占用较多FPGA资源，当多个下变频模块并行时，就需要较大的FPGA容量，这样整个接收机的硬件成本也会大大增加。

实用新型内容

针对背景技术存在的问题，本实用新型提供一种基于复用方式的多频多通道数字化高频雷达接收机。

为解决上述技术问题，本实用新型采用如下技术方案。

一种基于复用方式的多频多通道数字化高频雷达接收机，包括发射信号合成部分、接收部分、时钟部分和PC机；发射信号合成部分包括依次相连的数控振荡模块、数模转换模块和滤波器模块；接收部分包括依次相连的滤波器、模数转换模块、数字下变频模块和USB数据传输模块；时钟部分分别与发射信号合成部分的数控振荡模块、数模转换模块、接收部分的模数转换模块、数字下变频模块、USB数据传输模块相连；PC机与USB数据传输模块相连。

所述的发射信号合成部分、数字下变频模块和USB数据传输模块由数字处理芯片FPGA实现。

所述的数字下变频模块采用复用方式，即多个接收通道复用一个下变频模块；具体包括依次连接的数控振荡器模块、数字混频器模块和抽取滤波模块；数字混频器模块包括多个并行运算的乘法器，数控振荡器模块交替产生与发射频率相同的多个本振信号；抽取滤波模块包括多个依次级联的半带滤波器和多个依次级联的有限冲击响应滤波器，最后一个半带滤波器与第一个有限冲击响应滤波器连接，通过复用方式完成对多路信号的下变频处理。

所述的模数转换模块包括一个多通道带增益控制的模数转换器。

发射信号合成部分的数控振荡模块产生待发射多频段波形的数字信号，数模转换模块将产生的数字信号转换成模拟信号，滤波器模块取出对应发射频段带内信号。实际工作时，滤波器的输出将连接至发射机和天线，通过天线把信号辐射出去。

接收部分的滤波器滤除回波中的带外噪声，模数转换模块完成多通道输入信号采样并对其进行增益控制。数字下变频模块对采样的数字信号进行混频和降速滤波处理。USB数据传输模块将降速的数据传至PC机。PC机处理上传的数据并对其进行成像。

数字下变频模块包括数控振荡器模块、数字混频器模块和抽取滤波模块。其中，数控振荡器模块输出的信号将作为本振信号，其频率和发射部分的数控振荡模块的输出频率相同，其数据率由采样率决定。数控振荡器模块包括与工作频率数相同个数的NCO IP核，数字混频器模块包括多个(个数为接收机通道个数与工作频率数的乘积)并行运算的乘法器，抽取滤波模块包括多个依次级联的半带滤波器和多个依次级联的有限冲击响应滤波器，滤波器的个数由抽取倍数确定。

NCO交替产生多个频段的两路正交本振信号，输出至混频器模块。混频器包括多个乘法器，完成I路和Q路混频。每个乘法器按时间交替完成多个频段信号的混频。混频后的多路数据送入抽取滤波模块。滤波器组IP核的工作时钟比输入数据的数据率高，滤波器可实现对输入不同通道间信号的时分复用。

时钟部分给发射信号合成部分的数控振荡模块、数模转换模块、接收部分的模数转换模块、数字下变频模块和USB数据传输模块提供时钟。

与现有技术相比，本实用新型具有以下优点和有益效果：

1、减少了模拟电路部分，体积小，内部噪声小，通道一致性好；

2、多通道下变频信号处理部分都在一块FPGA里完成，通道间一致性好，平台通用性强；

3、多通道下变频信号处理部分采用了时分复用方式，有效减少了FPGA资源的使用量，节约了硬件成本。

附图说明

图1是本实用新型的结构简图；

图2是本实用新型中数字下变频模块的结构简图；

图3是本实用新型中数字下变频模块里抽取滤波模块的结构简图。

具体实施方式

下面结合附图所示的实施例对本实用新型做进一步说明。

如附图1所示，本实用新型提供一种基于复用方式的多频多通道数字化高频雷达接收机，包括发射信号合成部分、接收部分、时钟部分和PC机。发射信号合成部分包括依次相连的数控振荡模块、数模转换模块和滤波器模块；接收部分包括依次相连的滤波器、模数转换模块、数字下变频模块和USB数据传输模块；时钟部分分别与发射信号合成部分的数控振荡模块、数模转换模块、接收部分的模数转换模块、数字下变频模块、USB数据传输模块相连。PC机与USB数据传输模块相连。

下面以双频8通道数字化高频接收机为例进行详细说明，本实用新型所采用的处理方法均为现有技术。

发射部分的发射信号合成模块产生待发射两频段波形的数字信号，低频段7.5～8.5MHz，高频段12～13.5MHz。两通道数模转换模块将产生的数字信号转换成两路模拟信号，产生的模拟信号经滤波器模块滤波输出。

接收部分的滤波器滤除每通道的带外噪声，模数转换模块完成8通道输入信号采样并对其进行增益控制。数字下变频模块对采样的8通道数字信号进行混频和降速滤波处理。USB数据传输模块将降速的数据传至PC机。PC机对上传的数据进行成像处理。

数字下变频模块包括数控振荡器模块、混频器模块和抽取滤波模块。数控本振模块包括一个通道数为2的NCO IP核，混频模块包括16个并行运算的乘法器。抽取滤波模块包括4个依次级联的半带滤波器HB1、HB2、HB3，HB4和4个依次级联的有限冲击响应滤波器FIR1、FIR2、FIR3、FIR4。

接收的8通道信号经模数转换器转换成数据率是48MSPS的数字信号，数控振荡器NCO IP核工作的时钟是96MHz，为实现对NCO的复用，NCO IP核的通道数为2，NCO产生两路正交的本振信号，每一路按时间交替产生高低两个频段数据率为48MSPS的本振信号。混频器模块包括16个乘法器，如图2所示，采用正交混频方式，每一个通道对应2个乘法器，混出I、Q两路信号。每个乘法器的工作时钟是96MHz，可以实现对频段的时分复用，每个乘法器按时间交替产生高低频段混频之后数据率为48MPSP的信号，8通道信号经混频产生32通道数据率为48MSPS的信号，输出送至抽取滤波模块。抽取滤波模块完成这32通道数据的降速和滤波处理。数字下变频之后进行1024点的快速傅里叶变换，发射波形周期是250ms，则变换之前的数据率为4KSPS，抽取倍数为48MSPS/4KSPS＝12000。抽取滤波模块包括8个级联的滤波器，如图3所示，前四级是半带滤波器(HB)，每级抽取2倍，第五级到第七级FIR滤波器抽取倍数均为5，最后一级FIR滤波器抽取倍数为6。FPGA里FIR滤波器IP核具有多通道时分复用功能，当IP核的工作时钟比信号的数据率高时，可进行时分复用。假设滤波器IP核的工作时钟是输入信号数据率的M倍，则一个FIR滤波器的IP核可进行M通道的抽取、滤波，M为时分复用因子。当通道数比时分复用因子M大时，可以增加IP核的线(wire)数目，参数线数实际是滤波器的数目。假设抽取滤波的通道数目是N，FIR滤波器IP核工作时钟是输入该滤波器信号数据率的M倍，即时分复用因子为M，本级滤波器抽取倍数为K，则需要本级滤波器数目是抽取滤波模块的工作时钟是144MHz，针对HB1来说，输入HB1信号数据率为48MSPS，它的时分复用因子M为3，要完成32通道的抽取滤波需要HB1数目为11，依次可以计算出每级滤波器的数目：6个HB2，3个HB3，2个HB4，LPF1、LPF2、LPF3、LPF4的数目都是1。

Claims (5)

1.一种基于复用方式的多频多通道数字化高频雷达接收机，其特征在于：包括发射信号合成部分、接收部分、时钟部分和PC机；发射信号合成部分包括依次相连的数控振荡模块、数模转换模块和滤波器模块；接收部分包括依次相连的滤波器、模数转换模块、数字下变频模块和USB数据传输模块；时钟部分分别与发射信号合成部分的数控振荡模块、数模转换模块、接收部分的模数转换模块、数字下变频模块、USB数据传输模块相连；PC机与USB数据传输模块相连。

2.根据权利要求1所述的一种基于复用方式的多频多通道数字化高频雷达接收机，其特征在于：所述的发射信号合成部分、数字下变频模块和USB数据传输模块由数字处理芯片FPGA实现。

3.根据权利要求2所述的一种基于复用方式的多频多通道数字化高频雷达接收机，其特征在于：所述的数字下变频模块采用复用方式，即多个接收通道复用一个下变频模块。

4.根据权利要求3所述的一种基于复用方式的多频多通道数字化高频雷达接收机，其特征在于：所述的数字下变频模块包括依次连接的数控振荡器模块、数字混频器模块和抽取滤波模块；数控振荡器模块交替产生与发射频率相同的多个本振信号，数字混频器模块包括多个并行运算的乘法器，抽取滤波模块包括多个依次级联的半带滤波器和多个依次级联的有限冲击响应滤波器，最后一个半带滤波器与第一个有限冲击响应滤波器连接，通过复用方式完成对多路信号的下变频处理。

5.根据权利要求1所述的一种基于复用方式的多频多通道数字化高频雷达接收机，其特征在于：所述的模数转换模块包括一个多通道带增益控制的模数转换器。