CN111464228B - 一种基于星载dbf的多通道vdes收发预处理系统 - Google Patents

Abstract

本发明提供了一种基于星载DBF的多通道VDES收发预处理系统，包括DBF发射端预处理子系统和DBF接收端预处理子系统，k路并行数据复用输入，由级联滤波器进行特定倍数内插或抽取，按照发射端和接收端的频点要求经过数字上变频或下变频后解复用输出，由星上调度单元控制AIS、ASM和VDE信号的收发。通过多路复用技术交织多通道数据，改进发射端和接收端FIR滤波器和CIC滤波器的级联方式，控制滤波器内插与抽取的倍数，减少上变频或下变频时乘法器的使用量，减少系统运算开销，减少FPGA硬件资源占用，同时也降低了设备的研制和生产成本。

Description

一种基于星载DBF的多通道VDES收发预处理系统

技术领域

本发明涉及卫星载荷数据处理领域，具体涉及一种基于星载DBF的多通道VDES收发预处理系统。

背景技术

星载VDES系统集成了船舶自动识别系统(AIS)、特殊应用报文(ASM)和宽带甚高频数据交换(VDE)能够实现卫星与船舶之间的远程双向数据交换。数字波束形成(DBF)技术由于其高增益和宽覆盖的优点，广泛应用于星载VDES系统中，是卫星有效载荷的重要组成部分。DBF技术将射频回波信号无失真变成中频信号，在转换成数字信号，其核心是有效提取有用信号并抑制噪声和干扰。近年来随着卫星载荷技术的精细化发展，对信号提取的要求越来越高，DBF模块的运算开销越来越大，这也导致硬件平台的负担越来越大，硬件资源严重不足，已经无法满足星载有效载荷大容量和终端小型化的需求。

传统DBF数据预处理通常都是采用并行结构，优先设计一个单通道数据处理单元，再通过复制来处理多个通道数据，每个通道中滤波器的参数配置完全一样，上变频或下变频所使用的乘法器由通道数决定。这种并行结构简单易实现，方便调试与移植，但是存在严重占用硬件资源的问题，这就限制了DBF数据预处理所能容纳的最大通道数，提高了单机研制成本。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种基于星载DBF的多通道VDES收发预处理系统。本发明的技术方案如下：

一种基于星载DBF的多通道VDES收发预处理系统，包括：DBF发射端预处理子系统和DBF接收端预处理子系统；

所述DBF发射端预处理子系统包括：

第一多通道复用输入模块、第一FIR滤波器、第一CIC滤波器、多路复用上变频模块、第一多通道解复用输出模块、DBF阵列天线发射端；

所述第一多通道复用输入模块，用于将k路并行VDE数据复用成一路信号，并将该信号输入所述第一FIR滤波器；k为正整数；

所述第一FIR滤波器，用于滤除前述输入信号的高频杂波，并将处理后的信号发送给所述第一CIC滤波器；

所述第一CIC滤波器，用于从前述输入信号中提取出基带信号，并将该基带信号发送给所述多路复用上变频模块；

所述多路复用上变频模块，用于对前述基带信号进行上变频，将频谱搬移到高频载波；并将处理后的信号发送给所述第一多通道解复用输出模块；

所述第一多通道解复用输出模块，用于将前述输入信号解复用成k路信号送给DBF阵列天线发射端；

所述DBF接收端预处理子系统，包括：

DBF阵列天线接收端、星上调度单元、第二多通道复用输入模块、二次混频复用模块、多路复用下变频模块、第二FIR滤波器、第二CIC滤波器、第二多通道解复用输出模块；

所述星上调度单元，用于协调DBF阵列天线接收端接收包含AIS1频点、AIS2频点、ASM1频点、ASM2频点、LAIS1频点、LAIS2频点和VDE频点的7*k路并行数据；并将该7*k路并行数据发送给所述第二多通道复用输入模块；

所述第二多通道复用输入模块，用于将前述并行的k路VDE频点数据以及另外六个频点的k路数据分别复用成一路信号，并将复用后的七路并行频点数据发送给所述二次混频复用模块；

所述二次混频复用模块，用于将所述七路并行频点数据复用成一路信号，并将该复用后的信号输入所述多路复用下变频模块；所述复用后的信号为高频信号；

所述多路复用下变频模块，用于将前述输入的高频信号进行下变频，将频谱恢复到低频载波；并将该处理后的信号发送给第二CIC滤波器；

所述第二CIC滤波器，用于从前述输入信号中提取基带信号，并将该基带信号发送给所述第二多通道解复用输出模块；

所述第二FIR滤波器，用于对所述第二CIC滤波器进行衰减补偿；

所述第二多通道解复用输出模块，用于将输入其的基带信号解复用成7*k路路信号并输出到下一级。

可选地，所述第一FIR滤波器级联在所述第一CIC滤波器前；所述第一CIC滤波器后接所述多路复用上变频模块；

所述第一FIR滤波器和所述第一CIC滤波器均设置为内插，且所述第一FIR滤波器的内插倍数远小于所述第一CIC滤波器的内插倍数。

可选地，所述第二CIC滤波器级联在所述第二FIR滤波器前；所述第二CIC滤波器前接所述多路复用下变频模块；

所述第二FIR滤波器和所述第二CIC滤波器均设置为抽取，且所述第二FIR滤波器的抽取倍数远小于所述第二CIC滤波器的抽取倍数。

可选地，所述多路复用上变频模块和所述多路复用下变频模块均配置有DDS载波发生器；所述DDS载波发生器的时隙数均为k；

复用后的新通道的I路信号和Q路信号按高低位拼接，与载波信号同时送给一个乘法器，新通道中同一数据周期下k个时隙的I、Q路信号同时进行频谱搬移；多路复用上变频和下变频只需要使用1个乘法器实现；所述I路信号和Q路信号分别为所述复用后的新通道信号的实部和虚部。

可选地，所述第一多通道复用输入模块和第二多通道复用输入模块分别在进行多通道复用时，均满足：

k个通道的数据按位交织组成一路信号，所述交织后的信号数据符号速率为原始通道信号数据符号速率的k倍，所述交织后的数据处理时钟频率为原始通道数据处理时钟频率的k倍，所述交织后的信号数据周期数等于原始数据通道数k；所述原始通道为复用之前的k路数据通道。

与现有技术相比，本发明具有如下的有益效果：

本发明提供了一种可以用于星载DBF阵列天线发送端和接收端数据预处理技术，为发射端和接收端配置了不同的级联方式，有效提高了信号的精确度和信噪比。在此基础上，采用按时钟顺序交织的方式将最多1024路数据交织到一路中，提高时钟和滤波器的使用率，并且尽量降低FIR滤波器的插值和抽取倍数，尽量较少乘法器的使用量，从硬件资源上优化星载DBF模块，提高星载DBF模块的综合数据处理能力，降低设备的研制和生产成本。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是本发明具体实施例一种基于星载DBF的多通道VDES收发预处理系统的结构示意图；

图2是本发明具体实施例DBF接收端预处理子系统中两级复用时序原理图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

如图1，一种基于星载DBF的多通道VDES收发预处理系统，包括：DBF发射端预处理子系统和DBF接收端预处理子系统；

所述DBF发射端预处理子系统包括：

第一多通道复用输入模块、第一FIR滤波器、第一CIC滤波器、多路复用上变频模块、第一多通道解复用输出模块、DBF阵列天线发射端；

所述第一多通道复用输入模块，用于将k路并行VDE数据复用成一路信号，并将该信号输入所述第一FIR滤波器；k为正整数；

所述第一FIR滤波器，用于滤除前述输入信号的高频杂波，并将处理后的信号发送给所述第一CIC滤波器；

所述第一CIC滤波器，用于从前述输入信号中提取出基带信号，并将该基带信号发送给所述多路复用上变频模块；

所述多路复用上变频模块，用于对前述基带信号进行上变频，将频谱搬移到高频载波；并将处理后的信号发送给所述第一多通道解复用输出模块；

所述第一多通道解复用输出模块，用于将前述输入信号解复用成k路信号送给DBF阵列天线发射端；

所述DBF接收端预处理子系统，包括：

DBF阵列天线接收端、星上调度单元、第二多通道复用输入模块、二次混频复用模块、多路复用下变频模块、第二FIR滤波器、第二CIC滤波器、第二多通道解复用输出模块；

所述星上调度单元，用于协调DBF阵列天线接收端接收包含AIS1频点、AIS2频点、ASM1频点、ASM2频点、LAIS1频点、LAIS2频点和VDE频点的7*k路并行数据；并将该7*k路并行数据发送给所述第二多通道复用输入模块；

所述第二多通道复用输入模块，用于将前述并行的k路VDE频点数据以及另外六个频点的k路数据分别复用成一路信号，并将复用后的七路并行频点数据发送给所述二次混频复用模块；

所述二次混频复用模块，用于将所述七路并行频点数据复用成一路信号，并将该复用后的信号输入所述多路复用下变频模块；所述复用后的信号为高频信号；

所述多路复用下变频模块，用于将前述输入的高频信号进行下变频，将频谱恢复到低频载波；并将该处理后的信号发送给第二CIC滤波器；

所述第二CIC滤波器，用于从前述输入信号中提取基带信号，并将该基带信号发送给所述第二多通道解复用输出模块；

所述第二FIR滤波器，用于对所述第二CIC滤波器进行衰减补偿；

所述第二多通道解复用输出模块，用于将输入其的基带信号解复用成7*k路路信号并输出到下一级。

其中，所述第一FIR滤波器级联在所述第一CIC滤波器前；所述第一CIC滤波器后接所述多路复用上变频模块；

所述第一FIR滤波器和所述第一CIC滤波器均设置为内插，且所述第一FIR滤波器的内插倍数远小于所述第一CIC滤波器的内插倍数。

其中，所述第二CIC滤波器级联在所述第二FIR滤波器前；所述第二CIC滤波器前接所述多路复用下变频模块；

所述第二FIR滤波器和所述第二CIC滤波器均设置为抽取，且所述第二FIR滤波器的抽取倍数远小于所述第二CIC滤波器的抽取倍数。

其中，所述多路复用上变频模块和所述多路复用下变频模块均配置有DDS载波发生器；所述DDS载波发生器的时隙数均为k；

复用后的新通道的I路信号和Q路信号按高低位拼接，与载波信号同时送给一个乘法器，新通道中同一数据周期下k个时隙的I、Q路信号同时进行频谱搬移；多路复用上变频和下变频只需要使用1个乘法器实现；所述I路信号和Q路信号分别为所述复用后的新通道信号的实部和虚部。

需要说明的是：理论上复用后的信号是一路复用信号，实际软件中为了方便作上变频和下变频处理，都是将一路信号中每个数据的实部(I)和虚部(Q)分成I和Q两路进行表示，这两路信号可以看成一路信号。

其中，所述第一多通道复用输入模块和第二多通道复用输入模块分别在进行多通道复用时，均满足：

k个通道的数据按位交织组成一路信号，所述交织后的信号数据符号速率为原始通道信号数据符号速率的k倍，所述交织后的数据处理时钟频率为原始通道数据处理时钟频率的k倍，所述交织后的信号数据周期数等于原始数据通道数k；所述原始通道为复用之前的k路数据通道。

信号频点解析可以不用单独说明，单独列出来是方便显示数据处理流程，信号的频点是通过滤波器解析出来，可以并入后面的模块。

如图2为DBF接收端预处理子系统中两级复用时序原理图，第一次复用为k路VDE频点信号的复用，这一步通过所述第二多通道复用输入模块完成，每一路信号按照时钟先后顺序交织混叠成一路，VDE频点第一路为交织混叠后复用信号的第一个数据周期，一次复用后的数据处理频率是复用前数据频率的k倍(同样适用第一多通道复用输入模块在复用时的情况)。第二次复用为7个数据频点的复用，这一步通过所述二次混频复用模块完成，AIS1频点、AIS2频点、ASM1频点、ASM2频点、LAIS1频点、LAIS2频点和VDE频点的k路数据同样按照第一次复用的交织混叠模式，将7*k路数据交织成1路信号，二次复用后的数据处理频率为一次复用后数据处理频率的7倍。

对于所述DBF发射端预处理子系统，DBF发射端级联滤波器内插倍数要求如下：第一FIR滤波器i倍内插和第一CIC滤波器j倍内插中的参数i远小于参数j，所述级联滤波器内插倍数的乘值与符号速率的变化要求对应，所述倍数根据以下公式确定：

其中，R₁为滤波前的符号速率，R₂为滤波后的符号速率，i和j分别表示所述第一FIR滤波器和第一CIC滤波器的内插倍数。

对于所述DBF接收端预处理子系统，DBF接收端级联滤波器抽取倍数要求如下：第二CIC滤波器m倍抽取和第二FIR滤波器n倍抽取中的参数n远小于参数m，所述级联滤波器抽取倍数的乘值与符号速率的变化要求对应，所述倍数根据以下公式确定：

其中，R₁为滤波前的符号速率，R₂为滤波后的符号速率，m和n分别表示所述第二CIC滤波器和第二FIR滤波器的抽取倍数。

下面以实际参数配合图1对本实施例作详细说明，设系统时钟为25MHz，最高采样速率f_s为94.08Mbps，VDE调制信号符号速率

为33.6Kbps，AIS和ASM调制信号符号速率

和

为9.6Kbps，DBF发射端所需的数据符号速率

为1.8816Mbps，采样频率为4倍符号速率，VDE并行数据为10路，具体如下：

星载DBF发射端10路VDE信号输入的符号速率为

对应的数据处理时钟与系统时钟之间的倍数关系为：

10路VDE信号复用成一路后，符号速率为原始符号速率的10倍，即1.334Mbps。

下面需要确定第一FIR滤波器和第一CIC滤波器的内插倍数，DBF发射端需要的数据符号速率为1.8816Mbps，信号经过多路复用上变频模块时符号速率不变，经过第一多通道解复用输出模块时一路信号解复用成10路，速率变为原速率的1/10，则第一FIR滤波器和第一CIC滤波器的内插倍数可以确定为：

根据公式(1)，为了节省乘法器资源，多使用加法器，第一FIR滤波器的内插倍数需要远小于第一CIC滤波器的内插倍数，则可以确定第一FIR滤波器内插倍数为2，第一CIC滤波器内插倍数为7。

星载DBF接收端需要处理AIS、ASM和VDE信号，其中VDE信号的链路符号速率和级联滤波器的抽取倍数设置与发射端的内插倍数的设置方法相同，AIS和ASM的数据处理链路参数需重新配置。

以AIS信号为例，星载DBF接收端端10路AIS信号符号速率为

对应的数据处理时钟与系统时钟之间的倍数关系为：

确定第二FIR滤波器和第二CIC滤波器的抽取倍数，DBF接收端出来的数据符号速率为1.8816Mbps，信号经过多路复用下变频符号速率不变，则第二FIR滤波器和第二CIC滤波器的抽取倍数可以确定为：

选取其最大公约数，则可以确定第二FIR滤波器抽取倍数为7，第二CIC滤波器抽取倍数为7。

本实施例公开的基于星载DBF的多通道VDES收发预处理系统，通过多路复用技术交织多通道数据，改进发射端和接收端FIR滤波器和CIC滤波器的级联方式，控制滤波器内插与抽取的倍数，减少上变频或下变频时乘法器的使用量，减少系统运算开销，减少FPGA硬件资源占用，同时也降低了设备的研制和生产成本。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (5)

1.一种基于星载DBF的多通道VDES收发预处理系统，其特征在于，包括：DBF发射端预处理子系统和DBF接收端预处理子系统；

所述DBF发射端预处理子系统包括：

第一多通道复用输入模块、第一FIR滤波器、第一CIC滤波器、多路复用上变频模块、第一多通道解复用输出模块、DBF阵列天线发射端；

所述第一多通道复用输入模块，用于将k路并行VDE数据复用成一路信号，并将该信号输入所述第一FIR滤波器；k为正整数；

所述第一FIR滤波器，用于滤除前述输入信号的高频杂波，并将处理后的信号发送给所述第一CIC滤波器；

所述第一CIC滤波器，用于从前述输入信号中提取出基带信号，并将该基带信号发送给所述多路复用上变频模块；

所述多路复用上变频模块，用于对前述基带信号进行上变频，将频谱搬移到高频载波；并将处理后的信号发送给所述第一多通道解复用输出模块；

所述第一多通道解复用输出模块，用于将前述输入信号解复用成k路信号送给DBF阵列天线发射端；

所述DBF接收端预处理子系统，包括：

DBF阵列天线接收端、星上调度单元、第二多通道复用输入模块、二次混频复用模块、多路复用下变频模块、第二FIR滤波器、第二CIC滤波器、第二多通道解复用输出模块；

所述星上调度单元，用于协调DBF阵列天线接收端接收包含AIS1频点、AIS2频点、ASM1频点、ASM2频点、LAIS1频点、LAIS2频点和VDE频点的7*k路并行数据；并将该7*k路并行数据发送给所述第二多通道复用输入模块；

所述第二多通道复用输入模块，用于将前述并行的k路VDE频点数据以及另外六个频点的k路数据分别复用成一路信号，并将复用后的七路并行频点数据发送给所述二次混频复用模块；

所述二次混频复用模块，用于将所述七路并行频点数据复用成一路信号，并将该复用后的信号输入所述多路复用下变频模块；所述复用后的信号为高频信号；

所述多路复用下变频模块，用于将前述输入的高频信号进行下变频，将频谱恢复到低频载波；并将该处理后的信号发送给第二CIC滤波器；

所述第二CIC滤波器，用于从前述输入信号中提取基带信号，并将该基带信号发送给所述第二多通道解复用输出模块；

所述第二FIR滤波器，用于对所述第二CIC滤波器进行衰减补偿；

所述第二多通道解复用输出模块，用于将输入其的基带信号解复用成7*k路路信号并输出到下一级。

2.如权利要求1所述的系统，其特征在于，所述第一FIR滤波器级联在所述第一CIC滤波器前；所述第一CIC滤波器后接所述多路复用上变频模块；

所述第一FIR滤波器和所述第一CIC滤波器均设置为内插，且所述第一FIR滤波器的内插倍数远小于所述第一CIC滤波器的内插倍数。

3.如权利要求1所述的系统，其特征在于，所述第二CIC滤波器级联在所述第二FIR滤波器前；所述第二CIC滤波器前接所述多路复用下变频模块；

所述第二FIR滤波器和所述第二CIC滤波器均设置为抽取，且所述第二FIR滤波器的抽取倍数远小于所述第二CIC滤波器的抽取倍数。

4.如权利要求1所述的系统，其特征在于，所述多路复用上变频模块和所述多路复用下变频模块均配置有DDS载波发生器；所述DDS载波发生器的时隙数均为k；

复用后的新通道的I路信号和Q路信号按高低位拼接，与载波信号同时送给一个乘法器，新通道中同一数据周期下k个时隙的I、Q路信号同时进行频谱搬移；多路复用上变频和下变频只需要使用1个乘法器实现；所述I路信号和Q路信号分别为所述复用后的新通道信号的实部和虚部。

5.如权利要求1所述的系统，其特征在于，所述第一多通道复用输入模块和第二多通道复用输入模块分别在进行多通道复用时，均满足：

k个通道的数据按位交织组成一路信号，所述交织后的信号数据符号速率为原始通道信号数据符号速率的k倍，所述交织后的数据处理时钟频率为原始通道数据处理时钟频率的k倍，所述交织后的信号数据周期数等于原始数据通道数k；所述原始通道为复用之前的k路数据通道。

Images