CN205356139U - 一种t型三电平电路及其芯片与模块 - Google Patents

Abstract

本实用新型公开了一种T型三电平电路及其芯片与模块。所述电路包括电容C1～C2、二极管Da～Db、宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2。两个电容串联后并联在直流母线电压Vdc的正负两端之间，两个电容的连接点为直流母线的中点。Q1、Q4串联起来共同承担Vdc，且串接点为三电平电路的交流输出端。T1的集电极、发射机分别连接Q2的漏极、源极构成并联单元一。T2的集电极、发射机分别连接Q3的漏极、源极构成并联单元二。Da、Db分别串联两个并联单元，且通过共阴极或共阳极连接使Da、Db、两个并联单元形成直流母线中点与交流输出端之间的桥接电路。本实用新型还公开采用所述电路制成的芯片与模块。

Description

一种T型三电平电路及其芯片与模块

技术领域

本实用新型涉及一种T型三电平电路及其芯片与模块。

背景技术

近几年，宽禁带材料及宽禁带半导体越来越多地得到了人们的关注，如碳化硅Mosfet(金属-氧化物半导体场效应晶体管)、碳化硅二极管、氮化镓晶体管等，他们的开关速度非常快，导通阻抗也不大。由于宽禁带材料的引入，带来了半导体器件耐压和导通能力上相比传统材料半导体革命性的提高，为电力电子产品的高频化、高功率密度化的发展，提供了很好的支撑。但受制于封装水平及工艺的限制，宽禁带半导体还不能完全发挥优势取代传统的IGBT或MOSFET，另一方面，宽禁带半导体的成本还处于较高水平。

目前的1200V的碳化硅Mosfet，单管Rds(on)可以做到Rds(on)指场效应管FET漏极D与源极S之间导通时D、S之间的电阻。开通和关断时间可达30ns左右，开关损耗非常小，在运行温度范围内Eon(开通的能量)和Eoff(关断的能量)随节温变化较小，如图1。但Rds(on)随节温变化巨大，150℃节温下的Rds(on)是25℃节温下的1.7倍左右，如图2。而1200V同样等级的IGBT(绝缘栅双极型晶体管)，Vce(Sat)(发射极与集电极之间的饱和电压)受节温的影响较小，如图3。以上分析说明，虽然碳化硅Mosfet的开关速度比IGBT快很多，开关损耗优势明显，但在节温较高或电流较大时，碳化硅Mosfet导通压降较大，导通性能反而不如IGBT。

实用新型内容

为了解决以上不足，本实用新型提出一种T型三电平电路及其芯片与模块，其所要解决的问题是：碳化硅Mosfet在节温较高或电流较大时的导通压降较大，导通性能不如IGBT，但开关性能比IGBT优越很多。采用同样电流容量时碳化硅Mosfet器件，使得成本较高，采用全窄禁带材料IGBT，使得高开关频率时，损耗较大，效率低。

本实用新型的解决方案是：一种T型三电平电路，其包括电容C1～C2、二极管Da～Db、宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2；其中，

电容C1～C2串联后并联在直流母线电压Vdc的正负两端之间，两个电容的连接点为直流母线的中点O；宽禁带半导体器件Q1、宽禁带半导体器件Q4串联起来共同承担直流母线电压Vdc，宽禁带半导体器件Q1、宽禁带半导体器件Q4的串接点为三电平电路的交流输出端A；

窄禁带半导体器件T1的集电极、发射机分别连接宽禁带半导体器件Q2的漏极、源极构成并联单元一；窄禁带半导体器件T2的集电极、发射机分别连接宽禁带半导体器件Q3的漏极、源极构成并联单元二；二极管Da串联并联单元一，二极管Db串联并联单元二，且二极管Da、二极管Db通过共阴极连接或共阳极连接使二极管Da、二极管Db、并联单元一、并联单元二形成处于中点O与交流输出端A之间的桥接电路。

作为上述方案的进一步改进，二极管Da、二极管Db共阴极连接时，即二极管Da的阴极与二极管Db的阴极连接时，二极管Da的阴极还连接宽禁带半导体器件Q2的漏极、窄禁带半导体器件T1的集电极，宽禁带半导体器件Q2的源极、窄禁带半导体器件T1的发射极均连接交流输出端A，二极管Da的阳极连接中点O；二极管Db的阴极还连接宽禁带半导体器件Q3的漏极、窄禁带半导体器件T2的集电极，宽禁带半导体器件Q3的源极、窄禁带半导体器件T2的发射极均连接中点O，二极管Db的阳极连接交流输出端A。

作为上述方案的进一步改进，二极管Da、二极管Db共阳极连接时，二极管Db的阳极还连接宽禁带半导体器件Q3的源极、窄禁带半导体器件T2的发射极，宽禁带半导体器件Q3的漏极、窄禁带半导体器件T2的集电极均连接交流输出端A，二极管Db的阴极连接中点O；二极管Da的阳极还连接宽禁带半导体器件Q2的源极、窄禁带半导体器件T1的发射极，宽禁带半导体器件Q2的漏极、窄禁带半导体器件T1的发射极均连接中点O，二极管Da的阴极连接交流输出端A。

作为上述方案的进一步改进，宽禁带半导体器件为碳化硅金属-氧化物半导体场效应晶体管、或者氮化镓晶体管、或者绝缘栅双极型晶体管。

作为上述方案的进一步改进，宽禁带半导体器件Q2、窄禁带半导体器件T1、宽禁带半导体器件Q3、窄禁带半导体器件T2各采用一个驱动单元实现相应半导体器件的导通与截止。

作为上述方案的进一步改进，宽禁带半导体器件Q2与窄禁带半导体器件T1采用同一个驱动单元一；宽禁带半导体器件Q3与窄禁带半导体器件T2采用同一个驱动单元二。

本实用新型还提供一种T型三电平电路芯片，其采用上述任意T型三电平电路，所述芯片具有多个功率引脚，直流输入正端、直流输入负端、交流输出端各连接一个功率引脚；所述芯片还具有用于驱动宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2导通与截止的多个信号引脚。

本实用新型还提供一种T型三电平电路模块，其采用上述任意T型三电平电路，所述模块具有多个功率接线端，直流输入正端、直流输入负端、交流输出端各连接一个功率接线端；所述模块还具有用于驱动宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2导通与截止的多个信号接线端。

本实用新型的有益效果为：采用宽禁带器件和窄禁带器件的开关管并联组合，与采用单一性能特点的器件对比，开关特性和导通特性均更优越，且会降低单纯使用宽禁带器件的成本；根据电路工作的特点，来对并联的两种器件进行独立控制，进一步降低损耗，提高系统效率。

附图说明

图1是目前碳化硅Mosfet在温度范围内Eon/Eoff随节温变化的曲线图。

图2是目前碳化硅Mosfet在温度范围内Rds(on)随节温变化的曲线图。

图3是目前IGBT在运行温度范围内Vce(sat)随节温变化的曲线图。

图4是本实用新型实施例1提供的T型三电平电路的电路示意图。

图5是交流输出电流iL、桥臂输出电压Uao和调制波Uref的波形图。

图6是本实用新型实施例2提供的T型三电平电路的电路示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

实施例1

请参阅图4，T型三电平电路包括电容C1～C2、二极管Da～Db、宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2。宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2均可设置有驱动相应半导体器件导通与截止的驱动电路即驱动单元，这样，宽禁带半导体器件Q1～Q4和窄禁带半导体器件T1～T2可分别由各自独立的驱动单元控制其导通和关断。

电容C1～C2串联后并联在直流母线电压Vdc的正负两端之间，两个电容的连接点为直流母线的中点O。宽禁带半导体器件Q1、宽禁带半导体器件Q4串联起来共同承担直流母线电压Vdc，宽禁带半导体器件Q1、宽禁带半导体器件Q4的串接点为三电平电路的交流输出端A。

窄禁带半导体器件T1的集电极、发射机分别连接宽禁带半导体器件Q2的漏极、源极构成并联单元一。窄禁带半导体器件T2的集电极、发射机分别连接宽禁带半导体器件Q3的漏极、源极构成并联单元二。二极管Da串联并联单元一，二极管Db串联并联单元二，且二极管Da、二极管Db通过共阴极连接或共阳极连接使二极管Da、二极管Db、并联单元一、并联单元二形成处于中点O与交流输出端A之间的桥接电路。

在本实施例中，二极管Da、二极管Db共阴极连接，二极管Da的阴极还连接宽禁带半导体器件Q2的漏极、窄禁带半导体器件T1的集电极，宽禁带半导体器件Q2的源极、窄禁带半导体器件T1的发射极均连接交流输出端A，二极管Da的阳极连接中点O。二极管Db的阴极还连接宽禁带半导体器件Q3的漏极、窄禁带半导体器件T2的集电极，宽禁带半导体器件Q3的源极、窄禁带半导体器件T2的漏极均连接中点O，二极管Db的阳极连接交流输出端A。

请再次参阅图4，宽禁带半导体器件Q1～Q4为快速型开关管，它可以是宽禁带器件，如碳化硅Mosfet(金属-氧化物半导体场效应晶体管)、氮化镓晶体管，它开关速度较快。窄禁带半导体器件T1和T2是导通压降较小的开关管，如IGBT(绝缘栅双极型晶体管)。二极管Da和Db也是碳化硅二极管。图4中直流母线Vdc，O点为直流母线的中点。宽禁带半导体器件Q1和Q4为竖管形式，竖管Q1和Q4串联起来共同承担直流母线电压Vdc。宽禁带半导体器件Q1的漏极连接直流母线的正端，宽禁带半导体器件Q1的源极连接交流输出端A和宽禁带半导体器件Q4的漏极。宽禁带半导体器件Q4的源极与直流母线的负端连接。

宽禁带半导体器件Q2和Q3为横管形式，横管有两个支路，连接直流母线的中点O与交流输出端A。一条支路由O点连接二极管Da的阳极，二极管Da的阴极连接宽禁带半导体器件Q2的漏极，宽禁带半导体器件Q2的源极连接A点，T1的集电极与宽禁带半导体器件Q2的漏极连接，窄禁带半导体器件T1的发射极与宽禁带半导体器件Q2的源极连接，即宽禁带半导体器件Q2与窄禁带半导体器件T1组成一个并联单元一。另一条支路由O点连接宽禁带半导体器件Q3的源极，宽禁带半导体器件Q3的源极连接二极管Db的阴极，二极管Db的阴极与交流输出点O连接。窄禁带半导体器件T2的集电极与宽禁带半导体器件Q3的漏极连接，窄禁带半导体器件T2的发射极与Q3的源极连接，即宽禁带半导体器件Q3与窄禁带半导体器件T2组成一个并联单元二。二极管Da和Db的阴极连接在一起。

此外变换器中的每个开关管均有各自独立的驱动单元，如驱动单元1、驱动单元2a、驱动单元3a、驱动单元4、驱动单元2b、驱动单元3b分别控制对应的开关管的导通和关断。其中，驱动单元2a与驱动单2b可以采用同一个驱动电路，驱动单元3a与驱动单元3b也可以采用同一个驱动电路。

图4中窄禁带半导体器件T1和宽禁带半导体器件Q2两种管子并联组成混合单元、窄禁带半导体器件T2和宽禁带半导体器件Q3两种管子并联组成混合单元，混合单元的两个管子的控制根据电路的工作情况，当处于低频开关切换时，仅控制窄禁带半导体器件T1或T2导通，当处于高频动作时，仅控制宽禁带半导体器件Q2或宽禁带半导体器件Q3动作。

这样有效的利用了IGBT导通压降小，导通损耗低的特点；同时也利用的碳化硅MOS或氮化镓晶体管的开关速度快，开关损耗低的特点。

当变换器的功率因数在某个值时，交流输出电流iL、桥臂输出电压Uao和调制波Uref的波形如图5。图中a、b、c、d分别为宽禁带半导体器件Q1～Q4的PWM驱动波形，根据Uao和iL正负极性的不同，可以将一个工频周期分为四个区域。在1和3区内，Uao和iL极性不同；在2和4区内，Uao和iL极性相同。当功率因数为1时，仅有2区和4区；当功率因素为-1时，仅有1区和3区。

本实用新型混合器件的电路控制方式如表1所示。

表1

具体内容是：

(1)在区域1内，宽禁带半导体器件Q3处于斩波状态，窄禁带半导体器件T2常关。这时，由于宽禁带半导体器件Q3是硬开关工作，仅宽禁带半导体器件Q3动作可降低开关损耗；

(2)在区域2内，窄禁带半导体器件T1处于常通状态，宽禁带半导体器件Q2常关。这时，由于窄禁带半导体器件T1没有开关动作，仅存在导通损耗，所以不需要宽禁带半导体器件Q2动作，且仅T1导通，压降较低，损耗小。

(3)在区域3内，宽禁带半导体器件Q2处于斩波状态，窄禁带半导体器件T1常关。这时，由于宽禁带半导体器件Q2是硬开关工作，仅宽禁带半导体器件Q2管动作可降低开关损耗；

(4)在区域4内，窄禁带半导体器件T2处于常通状态，宽禁带半导体器件Q3常关。这时，由于窄禁带半导体器件T2没有开关动作，仅存在导通损耗，所以不需要宽禁带半导体器件Q3管动作，且仅T2导通，压降较低，损耗小。

本实用新型的T型三电平电路可以设计成芯片，以方便实用，也可以设计成模块作为标准化模块实用，给使用者提供方便快捷的使用性、操作性，易于本实用新型T型三电平电路的推广与应用。设计成芯片时，所述芯片可具有多个功率引脚，直流输入正端、直流输入负端、交流输出端各连接一个功率引脚，甚至直流输入中点O点也可以连接一个功率引脚。

所述芯片还可具有用于驱动宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2导通与截止的多个信号引脚。宽禁带半导体器件Q1～Q4的基极和源极、窄禁带半导体器件T1～T2的栅极和发射极可各连接一个信号引脚。甚至每个宽禁带半导体器件的基极与源极一起连接后、每个窄禁带半导体器件的栅极与发射一起连接后，再各连接一个信号引脚。还可以宽禁带半导体器件Q2的基极与源极、窄禁带半导体器件T1的栅极与发射极均连接后再连接同一个信号引脚，宽禁带半导体器件Q3的基极与源极、窄禁带半导体器件T2的栅极与发射极均连接后再连接同一个信号引脚，也就是说宽禁带半导体器件Q2与窄禁带半导体器件T1可采用同一个驱动单元一，宽禁带半导体器件Q3与窄禁带半导体器件T2可采用同一个驱动单元二。总之信号引脚的连接方式有很多种，只要能驱动宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2的运行即可。

同理，本实用新型的T型三电平电路设计成芯片模块时，所述模块具有多个功率接线端和多个信号接线端，不论这些接线端怎么设置，直流正输入端、直流负输入端、交流输出端A要各连接一个功率接线端，宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2必须保证能够运行。

实施例2

实施例2与实施例1基本相同，其区别在于：实施例1是两个横管二极管Da和Db共阴极连接，而实施例2是共阳极连接：二极管Da、二极管Db共阳极连接时，二极管Db的阳极还连接宽禁带半导体器件Q3的源极、窄禁带半导体器件T2的发射极，宽禁带半导体器件Q3的漏极、窄禁带半导体器件T2的集电极均连接交流输出端A，二极管Db的阴极连接中点O；二极管Da的阳极还连接宽禁带半导体器件Q2的源极、窄禁带半导体器件T1的发射极，宽禁带半导体器件Q2的漏极、窄禁带半导体器件T1的发射极均连接中点O，二极管Da的阴极连接交流输出端A。

实施例2是共阳极连接，其控制方式相同，此处不再赘述。

结合2个实施例可知，本实用新型将电路中那些处于低频和高频开关切换的开关管设计为IGBT和宽禁带器件混合的形式，充分发挥硅材料的半导体和宽禁带半导体的优势，达到更高的开关频率和更低的损耗。本实用新型的混合型电路，其横管中采用两种不同性能特点的开关管并联组成并联单元，充分利用不同类型器件的优势，混合型的组合也可以大大降低所需晶圆的成本；并联单元内的开关管由各自独立的驱动电路控制，控制方法灵活，可靠性高。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种T型三电平电路，其特征在于：其包括电容C1～C2、二极管Da～Db、宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2；其中，

电容C1～C2串联后并联在直流母线电压Vdc的正负两端之间，两个电容的连接点为直流母线的中点O；宽禁带半导体器件Q1、宽禁带半导体器件Q4串联起来共同承担直流母线电压Vdc，宽禁带半导体器件Q1、宽禁带半导体器件Q4的串接点为三电平电路的交流输出端A；

窄禁带半导体器件T1的集电极、发射机分别连接宽禁带半导体器件Q2的漏极、源极构成并联单元一；窄禁带半导体器件T2的集电极、发射机分别连接宽禁带半导体器件Q3的漏极、源极构成并联单元二；二极管Da串联并联单元一，二极管Db串联并联单元二，且二极管Da、二极管Db通过共阴极连接或共阳极连接使二极管Da、二极管Db、并联单元一、并联单元二形成处于中点O与交流输出端A之间的桥接电路。

2.如权利要求1所述的T型三电平电路，其特征在于：二极管Da、二极管Db共阴极连接时，二极管Da的阴极还连接宽禁带半导体器件Q2的漏极、窄禁带半导体器件T1的集电极，宽禁带半导体器件Q2的源极、窄禁带半导体器件T1的发射极均连接交流输出端A，二极管Da的阳极连接中点O；二极管Db的阴极还连接宽禁带半导体器件Q3的漏极、窄禁带半导体器件T2的集电极，宽禁带半导体器件Q3的源极、窄禁带半导体器件T2的发射极均连接中点O，二极管Db的阳极连接交流输出端A。

3.如权利要求1所述的T型三电平电路，其特征在于：二极管Da、二极管Db共阳极连接时，二极管Db的阳极还连接宽禁带半导体器件Q3的源极、窄禁带半导体器件T2的发射极，宽禁带半导体器件Q3的漏极、窄禁带半导体器件T2的集电极均连接交流输出端A，二极管Db的阴极连接中点O；二极管Da的阳极还连接宽禁带半导体器件Q2的源极、窄禁带半导体器件T1的发射极，宽禁带半导体器件Q2的漏极、窄禁带半导体器件T1的发射极均连接中点O，二极管Da的阴极连接交流输出端A。

4.如权利要求1所述的T型三电平电路，其特征在于：宽禁带半导体器件为碳化硅金属-氧化物半导体场效应晶体管、或者氮化镓晶体管、或者绝缘栅双极型晶体管。

5.如权利要求1所述的T型三电平电路，其特征在于：宽禁带半导体器件Q2、窄禁带半导体器件T1、宽禁带半导体器件Q3、窄禁带半导体器件T2各采用一个驱动单元实现相应半导体器件的导通与截止。

6.如权利要求1所述的T型三电平电路，其特征在于：宽禁带半导体器件Q2与窄禁带半导体器件T1采用同一个驱动单元一；宽禁带半导体器件Q3与窄禁带半导体器件T2采用同一个驱动单元二。

7.一种T型三电平电路芯片，其特征在于：其采用如权利要求1至6中任意一项所述的T型三电平电路，所述芯片具有多个功率引脚，直流输入正端、直流输入负端、交流输出端各连接一个功率引脚；所述芯片还具有用于驱动宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2导通与截止的多个信号引脚。

8.一种T型三电平电路模块，其特征在于：其采用如权利要求1至6中任意一项所述的T型三电平电路，所述模块具有多个功率接线端，直流输入正端、直流输入负端、交流输出端各连接一个功率接线端；所述模块还具有用于驱动宽禁带半导体器件Q1～Q4、窄禁带半导体器件T1～T2导通与截止的多个信号接线端。