CN205304236U

CN205304236U - 一种485保护电路

Info

Publication number: CN205304236U
Application number: CN201521067098.9U
Authority: CN
Inventors: 郑静; 花跃学; 仇志凌; 张明; 葛文海
Original assignee: NANJING APAITEK TECHNOLOGY Co Ltd
Current assignee: NANJING APAITEK TECHNOLOGY Co Ltd
Priority date: 2015-12-21
Filing date: 2015-12-21
Publication date: 2016-06-08
Anticipated expiration: 2025-12-21

Abstract

本实用新型公开了一种485保护电路，包括一个光耦隔离电路、一个电源隔离电路、一个485芯片外围电路、一个瞬态电压抑制电路、一个高频干扰抑制电路、一个限流电路和一个雷击浪涌抑制电路。本实用新型通过对485接口加各种保护措施，保证了设备485通信的长期正常工作，有效减少人员去现场排查故障，为企业减少了设备的维护成本。

Description

一种485保护电路

技术领域

本实用新型涉及一种485保护电路。

背景技术

RS485是一种通信接口，采用差分信号传输，有两线制和四线制两种接线方式，现在采用的多是两线制的接线方式。采用485组网能将各个分端传输的信息集中到一处显示，方便查看各个分端点参数及故障情况，此时485通信接口的好坏显得尤为重要，如某一分端的485损坏，我们将不能查看该分端的参数和故障情况，需去现场排除故障，而有的分端安装地点偏僻，不方便查看。现在485接口，保护电路简单或者干脆没有保护电路，不利于485接口的长期使用，对设备的维护和长期使用造成影响。

发明内容

本实用新型要解决的技术问题是现有的485接口，保护电路简单或者干脆没有保护电路，不利于485接口的长期使用，对设备的维护和长期使用造成影响。

为解决上述技术问题，本实用新型采取的技术方案是：一种485保护电路，包括一个光耦隔离电路、一个电源隔离电路、一个485芯片外围电路、一个瞬态电压抑制电路、一个高频干扰抑制电路、一个限流电路和一个雷击浪涌抑制电路；所述光耦隔离电路的控制端口输入端连接外设的MCU主控芯片的控制端口，光耦隔离电路的发射端口输入端连接外设的MCU主控芯片的发送端口，光耦隔离电路的控制端口输出端和发射端口输出端均连接485芯片外围电路的输入端，所述光耦隔离电路的接收端口的输入端连接485芯片外围电路的输出端；所述瞬态电压抑制电路、高频干扰抑制电路、限流电路和雷击浪涌抑制电路依次串联后与485芯片外围电路连接；所述485芯片外围电路包括485芯片U4；所述电源隔离电路用于隔离MCU端电源和485电源，并给光耦隔离电路、485芯片外围电路、瞬态电压抑制电路、高频干扰抑制电路、限流电路和雷击浪涌抑制电路供电。

电源隔离电路将MCU端的电源和485端电源进行隔离，防止485部分的损坏影响到MCU；光耦隔离电路将MCU主控芯片和485芯片进行隔离，保证采样的精确；瞬态电压抑制电路对总线上差模和共模电压进行抑制，将总线电压限制到一定水平防止对485口的损坏；高频干扰抑制电路防止高频信号的干扰，保证485接口的正常工作；限流电路对浪涌电流抑制，当485总线上的浪涌电流达到一定值时，可恢复保险丝切断，防止浪涌电流对后级电路影响；雷击浪涌抑制电路防止485接口受过压冲击和雷电闪击而损坏。

进一步，所述的光耦隔离电路包括光藕U1、光耦U2、光耦U3、电阻R1、电阻R2、电阻R4、电阻R5、电阻R6、电阻R8；光耦U1的2脚接电阻R1的一端，电阻R1的另一端接485_DC1，光耦U1的3脚接RO1，光耦U1的5脚接GND，光耦U1的6脚接Rxd和电阻R2的一端，电阻R2的另一端接VCC，光耦U1的8脚接VCC；光耦U2的2脚接VCC，光耦U2的3脚接电阻R5的一端，电阻R5的另一端接485_Control，即外设的MCU主控芯片的控制端口，光耦U2的5脚接485_GND1，光耦U2的6脚接电阻R4的一端和485芯片U4的2脚和3脚，电阻R4的另一端接光藕U2的8脚和485_DC1；光耦U3的2脚接VCC，光耦U3的3脚接电阻R8的一端，电阻R8的另一端接Txd；光耦U3的5脚接485_GND1，光耦U3的6脚接电阻R6的一端和485芯片U4的4脚，电阻R6的另一端接光耦U3的8脚和485_DC1。通过设置三个光耦，分别将控制信号、发送信号和接收信号进行隔离，光耦U1将接受信号进行隔离,光耦U2将控制信号进行隔离,光耦U3将发送信号进行隔离。

进一步，所述的电源隔离电路包括隔离电源模块M1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8；隔离电源模块M1的1脚接GND，M1的2脚接VCC，M1的3脚接485_GND1，M1的4脚接485_DC1；电容C1、电容C2和电容C3的一端接VCC，电容C1、电容C2和电容C3的另一端接GND；电容C4、电容C5、电容C6、电容C7和电容C8的一端接485_DC1，电容C4、电容C5、电容C6、电容C7和电容C8的另一端接485_GND1。选用该种隔离电路，将MCU端的电源和485端电源进行隔离，防止485部分的损坏影响到MCU，隔离效果好，供电稳定。

进一步，所述的485芯片外围电路包括485芯片U4、电阻R3、电阻R7；485芯片U4的1脚接RO1,485芯片U4的2脚和3脚接电阻R4的一端和光耦U2的6脚，485芯片U4的4脚接电阻R6的一端和光耦U3的6脚，485芯片U4的5脚接485_GND1,485芯片U4的6脚接电阻R7的一端，电阻R7的另一端接485_DC1，485芯片U4的7脚接电阻R3的一端，电阻R3的另一端接485_GND1,485芯片U4的8脚接485_DC1。电阻R3,电阻R7的设置，使485总线在静态时保持高电平。在实际工程应用中，由于存在着反射信号和环境各种干扰的影响，特别是在通讯波特率比较高的时候，在电路上加上下拉电阻，是很有必要的，可提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰，还有长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，可有效的抑制反射波干扰。

进一步，所述的瞬态电压抑制电路包括TVS管D2,TVS管D3，TVS管D5；TVS管D2的一端接TVS管D3的一端，TVS管D2的另一端接485_GND1和TVS管D5的一端，TVS管D5的另一端接TVS管D3的另一端。TVS管D2,TVS管D3,TVS管D5对总线上差模和共模电压进行抑制，将总线电压限制到一定水平防止对485口的损坏。

进一步，所述的高频干扰抑制电路包括磁珠L1,磁珠L2，磁珠L1的一端接TVS管D2,TVS管D3，电阻R3的一端，磁珠L1的另一端接可恢复保险丝JK1的一端，磁珠L2的一端接TVS管D3,TVS管D5，电阻R7的一端，磁珠L2的另一端接可回复保险丝JK2的一端。磁珠L1,磁珠L2是防止高频信号的干扰，保证485接口的正常工作。

进一步，所述的限流电路包括可恢复保险丝JK1和可恢复保险丝JK2；可恢复保险丝JK1的另一端接玻璃放电管D1,玻璃放电管D4的一端，可恢复保险丝JK2的另一端接玻璃放电管D4的另一端,玻璃放电管D6的一端。可恢复保险丝JK1,可恢复保险丝JK2对浪涌电流抑制，当485总线上的浪涌电流达到一定值时，可恢复保险丝切断，防止浪涌电流对后级电路影响。

进一步，所述的雷击浪涌抑制电路包括玻璃放电管D1，玻璃放电管D4，玻璃放电管D6；玻璃放电管D1接485B,可恢复保险丝JK1的一端和玻璃放电管D4的一端，玻璃放电管D1的另一端接接EARTH,玻璃放电管D6的一端接485A，可恢复保险丝JK2的一端和玻璃放电管D4的另一端，玻璃放电管D6的另一端接EARTH。玻璃放电管D1,玻璃放电管D4，玻璃放电管D6防止485接口受过压冲击和雷电闪击而损坏。

本实用新型的优点是：通过对485接口加各种保护措施，保证了设备485通信的长期正常工作，有效减少人员去现场排查故障，为企业减少了设备的维护成本。

附图说明

图1为本实用新型的电路结构示意图

图中：Ⅰ-光耦隔离电路，Ⅱ-电源隔离电路，Ⅲ-485芯片外围电路，Ⅳ-瞬态电压抑制电路，Ⅴ-高频干扰抑制电路，Ⅵ-限流电路，Ⅶ-雷击浪涌抑制电路。

具体实施方式

下面结合附图对本实用新型技术内容作说明：

如图1所示，本实用新型一种485保护电路，包括一个光耦隔离电路，一个电源隔离电路，一个485芯片外围电路，一个瞬态电压抑制电路，一个高频干扰抑制电路，一个限流电路和一个雷击浪涌抑制电路。光耦隔离电路主要将MCU端和信号和485端的信号进行隔离，电信号传输具有单向性，具有良好的电绝缘能力和抗干扰能力，电源隔离电路为光耦提供隔离电源，485芯片外围电路的上下拉电阻，为485初始信号提供默认电平。瞬态电压抑制电路，主要是用TVS管来抑制485传输线上电平，和高频干扰抑制电路形成级联保护。限流电路和雷击浪涌也是级联保护，当浪涌电压达到一定值时，放电管将电压泄放到大地中，如电流过大，保险丝自动切断电路，保护后级电路。本实用新型一种485保护电路包括3个光耦，8个电阻，8个电容，1个隔离电源模块，1个485芯片，3个TVS管，2个磁珠，2个可恢复保险丝，3个玻璃放电管。3个光耦U1,U2,U3为6N137；8个电阻，其中R1,R5,R8为680Ω，R2,R4,R6为6.8K，R3,R7为4.7K；8个电容，其中C1,C2,C3,C5,C6,C7,C8为0.1uF,C4为10uF；1个隔离电源模块为B0505S-1W；1个485芯片U4为ISL81487EIBZ；3个TVS管D2,D3,D5为SMBJ6.8CA；2个磁珠L1,L2为CBG2012；2个可恢复保险丝JK1,JK2为MF-MSMF010；3个玻璃放电管D1,D4,D6为TED485。

光耦U1的2脚，接电阻R1的一端，电阻R1的另一端接485_DC1,光耦U1的3脚接RO1,光耦U1的5脚接GND,光耦U1的6脚接Rxd和电阻R2的一端，电阻R2的另一端接VCC，光耦U1的8脚接VCC。光耦U2的2脚接VCC,光耦U2的3脚接电阻R5的一端，电阻R5的另一端接485_Control，光耦U2的5脚接485_GND1,光耦U2的6脚接电阻R4的一端和485芯片U4的2脚和3脚，电阻R4的另一端接光藕U2的8脚和485_DC1。光耦U3的2脚接VCC,光耦U3的3脚接电阻R8的一端，电阻R8的另一端接Txd。光耦U3的5脚接485_GND1,光耦U3的6脚接电阻R6的一端和485芯片U4的4脚，电阻R6的另一端接光耦U3的8脚和485_DC1。隔离电源模块M1的1脚接GND，M1的2脚接VCC,M1的3脚接485_GND1,M1的4脚接485_DC1。电容C1,电容C2,电容C3的一端接VCC，电容C1,电容C2,电容C3的另一端接GND。电容C4,电容C5,电容C6,电容C7,电容C8的一端接485_DC1,电容C4,电容C5,电容C6,电容C7,电容C8的另一端接485_GND1。485芯片U4的1脚接RO1,485芯片U4的2脚和3脚接电阻R4的一端和光耦U2的6脚，485芯片U4的4脚接电阻R6的一端和光耦U3的6脚，485芯片U4的5脚接485_GND1,485芯片U4的6脚接电阻R7的一端，电阻R7的另一端接485_DC1，485芯片U4的7脚接电阻R3的一端，电阻R3的另一端接485_GND1,485芯片U4的8脚接485_DC1。TVS管D2的一端接TVS管D3的一端，TVS管D2的另一端接485_GND1和TVS管D5的一端，TVS管D5的另一端接TVS管D3的另一端。磁珠L1的一端接TVS管D2,TVS管D3，电阻R3的一端，磁珠L1的另一端接可恢复保险丝JK1的一端，磁珠L2的一端接TVS管D3,TVS管D5，电阻R7的一端，磁珠L2的另一端接可回复保险丝JK2的一端。可恢复保险丝JK1的另一端接玻璃放电管D1,玻璃放电管D4的一端，可恢复保险丝JK2的另一端接玻璃放电管D4的另一端,玻璃放电管D6的一端。玻璃放电管D1接485B,可恢复保险丝JK1的一端和玻璃放电管D4的一端，玻璃放电管D1的另一端接接EARTH,玻璃放电管D6的一端接485A，可恢复保险丝JK2的一端和玻璃放电管D4的另一端，玻璃放电管D6的另一端接EARTH。

Claims

1.一种485保护电路，其特征是：包括一个光耦隔离电路、一个电源隔离电路、一个485芯片外围电路、一个瞬态电压抑制电路、一个高频干扰抑制电路、一个限流电路和一个雷击浪涌抑制电路；

所述光耦隔离电路的控制端口输入端连接外设的MCU主控芯片的控制端口，光耦隔离电路的发射端口输入端连接外设的MCU主控芯片的发送端口，光耦隔离电路的控制端口输出端和发射端口输出端均连接485芯片外围电路的输入端，所述光耦隔离电路的接收端口的输入端连接485芯片外围电路的输出端；

所述瞬态电压抑制电路、高频干扰抑制电路、限流电路和雷击浪涌抑制电路依次串联后与485芯片外围电路连接；

所述485芯片外围电路包括485芯片U4；

所述电源隔离电路用于隔离MCU端电源和485电源，并给光耦隔离电路、485芯片外围电路、瞬态电压抑制电路、高频干扰抑制电路、限流电路和雷击浪涌抑制电路供电。

2.根据权利要求1所述的一种485保护电路，其特征是：所述的光耦隔离电路包括光藕U1、光耦U2、光耦U3、电阻R1、电阻R2、电阻R4、电阻R5、电阻R6、电阻R8；

光耦U1的2脚接电阻R1的一端，电阻R1的另一端接485_DC1，光耦U1的3脚接RO1，光耦U1的5脚接GND，光耦U1的6脚接Rxd和电阻R2的一端，电阻R2的另一端接VCC，光耦U1的8脚接VCC；

光耦U2的2脚接VCC，光耦U2的3脚接电阻R5的一端，电阻R5的另一端接485_Control，即外设的MCU主控芯片的控制端口，光耦U2的5脚接485_GND1，光耦U2的6脚接电阻R4的一端和485芯片U4的2脚和3脚，电阻R4的另一端接光藕U2的8脚和485_DC1；

光耦U3的2脚接VCC，光耦U3的3脚接电阻R8的一端，电阻R8的另一端接Txd；光耦U3的5脚接485_GND1，光耦U3的6脚接电阻R6的一端和485芯片U4的4脚，电阻R6的另一端接光耦U3的8脚和485_DC1。

3.根据权利要求1所述的一种485保护电路，其特征是：所述的电源隔离电路包括隔离电源模块M1、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8；

隔离电源模块M1的1脚接GND，M1的2脚接VCC，M1的3脚接485_GND1，M1的4脚接485_DC1；

电容C1、电容C2和电容C3的一端接VCC，电容C1、电容C2和电容C3的另一端接GND；

电容C4、电容C5、电容C6、电容C7和电容C8的一端接485_DC1，电容C4、电容C5、电容C6、电容C7和电容C8的另一端接485_GND1。

4.根据权利要求1所述的一种485保护电路，其特征是：所述的485芯片外围电路包括485芯片U4、电阻R3、电阻R7；485芯片U4的1脚接RO1,485芯片U4的2脚和3脚接电阻R4的一端和光耦U2的6脚，485芯片U4的4脚接电阻R6的一端和光耦U3的6脚，485芯片U4的5脚接485_GND1,485芯片U4的6脚接电阻R7的一端，电阻R7的另一端接485_DC1，485芯片U4的7脚接电阻R3的一端，电阻R3的另一端接485_GND1,485芯片U4的8脚接485_DC1。

5.根据权利要求1所述的一种485保护电路，其特征是：所述的瞬态电压抑制电路包括TVS管D2,TVS管D3，TVS管D5；TVS管D2的一端接TVS管D3的一端，TVS管D2的另一端接485_GND1和TVS管D5的一端，TVS管D5的另一端接TVS管D3的另一端。

6.根据权利要求1所述的一种485保护电路，其特征是：所述的高频干扰抑制电路包括磁珠L1,磁珠L2，磁珠L1的一端接TVS管D2,TVS管D3，电阻R3的一端，磁珠L1的另一端接可恢复保险丝JK1的一端，磁珠L2的一端接TVS管D3,TVS管D5，电阻R7的一端，磁珠L2的另一端接可回复保险丝JK2的一端。

7.根据权利要求1所述的一种485保护电路，其特征是：所述的限流电路包括可恢复保险丝JK1和可恢复保险丝JK2；可恢复保险丝JK1的另一端接玻璃放电管D1,玻璃放电管D4的一端，可恢复保险丝JK2的另一端接玻璃放电管D4的另一端,玻璃放电管D6的一端。

8.根据权利要求1所述的一种485保护电路，其特征是：所述的雷击浪涌抑制电路包括玻璃放电管D1，玻璃放电管D4，玻璃放电管D6；玻璃放电管D1接485B,可恢复保险丝JK1的一端和玻璃放电管D4的一端，玻璃放电管D1的另一端接接EARTH,玻璃放电管D6的一端接485A，可恢复保险丝JK2的一端和玻璃放电管D4的另一端，玻璃放电管D6的另一端接EARTH。